网友您好， 请在下方输入框内输入要搜索的题目：

题目内容 （请给出正确答案）
多选题
每经十个CP脉冲状态循环一次的计数电路，知其有效状态中的最大数为1100，则正确的描述是（）。
A

模10计数器

B

计数器容量为10

C

十进制计数器

D

十二进制计数器

参考答案

参考解析
解析： 暂无解析
更多 “多选题每经十个CP脉冲状态循环一次的计数电路，知其有效状态中的最大数为1100，则正确的描述是（）。A模10计数器B计数器容量为10C十进制计数器D十二进制计数器” 相关考题
考题 ● 一个4位的二进制计数器，由 0000 状态开始，经过25 个时钟脉冲后，该计数 器的状态为 （24 ） 。（24 ）A. 1100 B. 1000 C. 1001 D. 1010
查看答案
考题 下列有关“电路挂起”的叙述,不正确的是()。 A、“电路挂起”就是电路在无效状态中循环B、“电路挂起”是电路状态不能进入有效状态C、能进入有效状态的电路也存在“电路挂起”D、有效状态是指实现电路正确功能电路应该进入的状态
查看答案
考题 一个4位的二进制计数器，由0000状态开始，经过25个时钟脉冲后，该计数器的状态为(24)。A．1100B．1000C．1001D．1010
查看答案
考题 图示逻辑电路，当A＝1，B＝0时，则CP脉冲来到后D触发器状态是（　　）。 A． 保持原状态 B． 具有计数功能 C． 置“0” D． 置“1”
查看答案
考题 图所示逻辑电路，当A＝0，B＝1时，CP脉冲到来后D触发器（　　）。 A．保持原状态 B．置0 C．置1 D．具有计数功能
查看答案
考题 下列说法不正确的是( )。A.JK触发器是在CP脉冲下降沿触发，触发后的触发器状态取决于CP脉冲下降沿前一刻的J、K值，服从JK触发器的真值表或特性方程 B. C.JK触发器和D触发器可以转换为T触发器 D.T触发器当输入端T=O时，每来一个CP脉冲触发，触发器的状态就改变一次
查看答案
考题 设集成十进制加法计数器的初态为Q4Q3Q2Q1＝1001，则经过5个CP脉冲以后计数器的状态为（）A.0000 B.0100 C.0101 D.1001
查看答案
考题 扭环形计数器与环形计数器比较下面说法正确的是（）A、扭环形计数器与环形计数器比较电路上需要增加译码电路B、扭环形计数器与环形计数器比较电路相对变得简单C、扭环形计数器与环形计数器比较增加了电路的有效状态D、扭环形计数器与环形计数器比较减少了电路的有效状态E、相同位数扭环形计数器与环形计数器比较有效状态减少了一倍
查看答案
考题 同步时序电路其状态的改变受同一个时钟脉冲控制，各个触发器的CP信号都是输入时钟脉冲。
查看答案
考题 三位二进制异步加法计数器，第4个CP脉冲后，计数器状态为（）A、000B、010C、100D、101
查看答案
考题 异步计数器电路中，各触发器的CP脉冲是一样的
查看答案
考题 环形计数器的特点是（）A、环形计数器的有效循环中，每个状态只含一个1或0B、环形计数器的有效循环中，每个状态只含一个1C、环形计数器的有效循环中，每个状态只含一个0D、环形计数器中，反馈到移位寄存器的串行输入端Dn-1的信号是取自Q1
查看答案
考题 维持阻塞D触发电路中，当CP脉冲上升沿过后，输入信号D改变，则其输出状态将（）。A、不变B、不定C、随D而变D、高阻状态
查看答案
考题 基本RS触发器电路中，触发脉冲消失后，其输出状态是（）。A、保持现状态B、出现新状态C、恢复原状态
查看答案
考题 时序逻辑电路的清零端有效，则电路为（）状态A、计数B、保持C、置1D、清0
查看答案
考题 主从JK触发器，当（）时，不论原态如何，每来一个CP脉冲触发器状态都要翻转一次。
查看答案
考题 每经十个CP脉冲状态循环一次的计数电路，知其有效状态中的最大数为1100，则正确的描述是（）。A、模10计数器B、计数器容量为10C、十进制计数器D、十二进制计数器
查看答案
考题 每经十个CP脉冲状态循环一次的计数电路，知其有效状态中的最大数为1100，则欠妥的描述是（）。A、模10计数器B、计数容量为10C、十进制计数器D、十二进制计数器
查看答案
考题 已知Q3Q2Q1Q0是同步十进制计数器的触发器输出，若以Q3作进位，则其周期和脉冲宽度是（）。A、10个CP脉冲，正脉冲宽度为1个CP周期B、10个CP脉冲，正脉冲宽度为2个CP周期C、10个CP脉冲，正脉冲宽度为4个CP周期D、10个CP脉冲，正脉冲宽度为8个CP周期
查看答案
考题 在同步计数器中，CP脉冲和所有触发器的状态变化（）。A、同时B、超前C、滞后D、都不是
查看答案
考题 一异步三位二进制加法计数器，当第8个CP脉冲后，计数器状态为（）。A、000B、010C、110D、101
查看答案
考题 时序逻辑电路的置数端有效，则电路为（）状态。A、计数B、并行置数C、置1D、清0
查看答案
考题 n位环形计数器的特点是（）A、环形计数器的有效循环中，每个状态只含一个1或0B、环形计数器的有效循环中，每个状态只含一个1C、环形计数器的有效循环中，每个状态只含一个0D、环形计数器中，反馈到移位寄存器的串行输入端Dn-1的信号是取自Q0E、环形计数器工作时，应避免每个状态可以都是1或都是0
查看答案
考题 时序逻辑电路的清零有效，则电路为（）状态。A、计数B、保持C、置1D、清0
查看答案
考题 单选题每经十个CP脉冲状态循环一次的计数电路，知其有效状态中的最大数为1100，则欠妥的描述是（）。A 模10计数器B 计数容量为10C 十进制计数器D 十二进制计数器
查看答案
考题 单选题在同步计数器中，CP脉冲和所有触发器的状态变化（）。A 同时B 超前C 滞后D 都不是
查看答案
考题 单选题已知Q3Q2Q1Q0是同步十进制计数器的触发器输出，若以Q3作进位，则其周期和脉冲宽度是（）。A 10个CP脉冲，正脉冲宽度为1个CP周期B 10个CP脉冲，正脉冲宽度为2个CP周期C 10个CP脉冲，正脉冲宽度为4个CP周期D 10个CP脉冲，正脉冲宽度为8个CP周期
查看答案
热门标签
最新试卷