网友您好, 请在下方输入框内输入要搜索的题目:
题目内容
(请给出正确答案)
Verilog语言与C语言的区别,不正确的描述是()
- A、Verilog语言可实现并行计算,C语言只是串行计算;
- B、Verilog语言可以描述电路结构,C语言仅仅描述算法;
- C、Verilog语言源于C语言,包括它的逻辑和延迟;
- D、Verilog语言可以编写测试向量进行仿真和测试。
参考答案
更多 “Verilog语言与C语言的区别,不正确的描述是()A、Verilog语言可实现并行计算,C语言只是串行计算;B、Verilog语言可以描述电路结构,C语言仅仅描述算法;C、Verilog语言源于C语言,包括它的逻辑和延迟;D、Verilog语言可以编写测试向量进行仿真和测试。” 相关考题
考题
●硬件描述语言一般包括VHDL、Verilog、Superlog、SystemC等,在VHDL设计中,一个完整的设计单元应当包含5部分,下面不属于这5部分的是(32)。(32)A.实体B.结构体C.赋值D.配置
考题
下面描述中,()是正确的。A、高级语言与汇编语言的算法都是针对计算机硬件结构的。B、汇编语言需要算法,高级语言不需要算法。C、高级语言的算法是针对计算机硬件结构的。D、汇编语言的算法是针对计算机硬件结构的。
考题
单选题下面描述中,()是正确的。A
高级语言与汇编语言的算法都是针对计算机硬件结构的。B
汇编语言需要算法,高级语言不需要算法。C
高级语言的算法是针对计算机硬件结构的。D
汇编语言的算法是针对计算机硬件结构的。
热门标签
最新试卷