网友您好， 请在下方输入框内输入要搜索的题目：
题目内容
（请给出正确答案）
用verilog/vhdl写一个fifo控制器(包括空，满，半满信号)。（飞利浦－大唐笔试）
参考答案
更多 “ 用verilog/vhdl写一个fifo控制器(包括空，满，半满信号)。（飞利浦－大唐笔试） ” 相关考题
考题
●硬件描述语言一般包括VHDL、Verilog、Superlog、SystemC等，在VHDL设计中，一个完整的设计单元应当包含5部分，下面不属于这5部分的是(32)。(32)A．实体B．结构体C．赋值D．配置
考题
写异步D触发器的verilog module。(扬智电子笔试) module dff8(clk , reset, d, q); input clk;
写异步D触发器的verilog module。（扬智电子笔试）module dff8(clk , reset, d, q);ｉｎｐｕｔ clk;ｉｎｐｕｔ reset;ｉｎｐｕｔ [7:0] d;output [7:0] q;reg [7:0] q;always @ (posedge clk or posedge reset)if(reset)q = 0;elseq = d;endmodule
考题
填空题一个信号处于高阻（三态）时的值在VHDL中描述为（）。
热门标签
最新试卷