考题
根据异步二进制加法计数器的触发规律,每输入()个脉冲,第二位输出一个进位脉冲。
A、1B、2C、4D、8
考题
三位二进制加法计数器，最多能计6个脉冲信号。()
考题
A.异步二进制计数器
B.同步三进制计数器
C.异步四进制计数器
D.同步五进制计数器
考题
图示时序逻辑电路是一个（ ）。
附：触发器的逻辑状态表为：
A、左移寄存器
B、右移寄存器
C、异步三位二进制加法计数器
D、同步六进制计数器
考题
A.同步二进制加法计数器
B.同步二进制减法计数器
C.异步二进制减法计数器
D.异步二进制加法计数器
考题
集成计数器74LS192是（）计数器。A、异步十进制加法B、同步十进制加法C、异步十进制减法D、同步十进制可逆
考题
三位异步二进制加法计数器的输出状态为110，2个脉冲后输出为（）A、000B、001C、101D、111
考题
三位二进制异步加法计数器，第4个CP脉冲后，计数器状态为（）A、000B、010C、100D、101
考题
如果按计数器翻转的次序来分类，可把计数器分为（）。A、加法计数器B、减法计数器C、异步式计数器D、同步式计数器
考题
异步计数器电路中，各触发器的CP脉冲是一样的
考题
一异步三位二进制加法计数器，当第8个CP脉冲过后，计数器状态变为（）。A、000B、010C、110D、101
考题
异步计数器的特点是（）A、异步计数器中的触发器没有一个共同的时钟脉冲B、异步计数器不需要时钟脉冲C、异步计数器的触发器共用一个时钟脉D、异步计数器只能做减法计数器
考题
集成二--十进制计数器74LS90是（）计数器。A、异步二--五--十进制加法B、同步十进制加法C、异步十进制减法D、同步十进制可逆
考题
计数器按计数工作方式分为（）。A、同步计数器和异步计数器B、二进制计数器和非二进制计数器C、加法计数器和减法计数器D、扭环形计数器和环形计数器
考题
电路中各触发器状态改变有先有后是异步的，用它作成的计数器是（）。A、同步计数器B、异步计数器C、二进制计数器D、四进制计数器
考题
根据异步二进制加法计数器的触发规律，每输入（）个脉冲，第二位输出一个进位脉冲。A、lB、2C、4D、8
考题
根据组成计数器的各触发器状态翻转的时间与CP的关系分类，计数器可分（）计数器。A、加法、减法及加减可逆B、同步和异步C、二、十和N进制D、摩尔型和米里型
考题
将Tˊ触发器一级一级地串联起来，就可以组成一个异步二进制加法计数器。
考题
构造一个十进制的异步加法计数器，需要多少个（）触发器。计数器的进位Cy的频率与计数器时钟脉冲CP的频率之间的关系是（）。
考题
同步二进制计数器的电路比异步二进制计数器复杂，所以实际应用中较少使用同步二进制计数器。
考题
计数脉冲引至所有触发器的CP端，使应翻转的触发器同时翻转，称为异步计数器。
考题
一异步三位二进制加法计数器，当第8个CP脉冲后，计数器状态为（）。A、000B、010C、110D、101
考题
集成计数器40192具有（）功能。A、异步清零B、并行置数C、加法计数D、减法计数E、脉冲输出
考题
对于下降沿触发的异步二进制加法计数器，高位触发器的（）端应与低位的Q端相连。
考题
单选题三位异步二进制加法计数器的输出状态为110，2个脉冲后输出为（）A
000B
001C
101D
111
考题
单选题A
左移寄存器B
右移寄存器C
异步三位二进制加法计数器D
同步六进制计数器
考题
单选题电路中各触发器状态改变有先有后是异步的，用它作成的计数器是（）。A
同步计数器B
异步计数器C
二进制计数器D
四进制计数器