网友您好, 请在下方输入框内输入要搜索的题目:

题目内容 (请给出正确答案)

74LS138及相应门电路可实现加法器的功能。


参考答案

更多 “74LS138及相应门电路可实现加法器的功能。” 相关考题
考题 集成运算放大器可实现的运算电路有() A、比例器B、加法器C、减法器D、微分器

考题 组合逻辑控制中,一条指令可以由一个信号逻辑表达式描述,对逻辑表达式化简后即可以用()实现。 A、加法器B、寄存器C、门电路D、锁存器

考题 能实现:“与”逻辑功能的电路即为与门电路()。 A.与门电路B.或门电路C.非门电路D.与非门电路

考题 通常不能实现线与功能的门电路是()。A、OC门B、TSL门C、TTL与门D、74LS与门

考题 逻辑函数的化简的好处?_________ A.可使用较少的逻辑门实现同样的逻辑功能B.可节省器件,降低成本C.利用逻辑代数变换,可用不同的门电路实现相同的逻辑功能D.不能提高电路工作的可靠性

考题 用()个半加器和最少的门电路可以实现全加器的逻辑功能。 A、1B、2C、3D、4

考题 下列各类门电路中,可以将输出端直接并联实现“线与”逻辑的门电路是(23)。A.三态输出的门电路B.集电极开路输出的TTL门电路C.互补输出结构的CMOS门电路D.推拉式输出结构的TTL门电路

考题 试用3线-8线译码器74LS138和门电路实现一位二进制全减器(输入为被减数、减数与来自低位的借位;输出为差和向高位的借位)。要求用按键输入减数、被减数和进位,发光二极管显示减法结果。

考题 由3-8线译码器74LS138构成的逻辑电路如图所示,该电路能实现的逻辑功能为( ). A. 8421BCD码检测及四舍五入 B.全减器 C.全加器 D.比较器

考题 由3-8线译码器74LS138构成的逻辑电路如图所示,该电路能实现的逻辑功能为(  )。 A. 8421码检测及四舍五入 B. 全减器 C. 全加器 D. 比较器

考题 电路如图所示,该电路完成的功能是( )。 A. 8位并行加法器 B. 8位串行加法器 C. 4位并行加法器 D. 4位串行加法器

考题 在串行进位的并行加法器中,影响加法器运算速度的关键因素是()。A.门电路的级延迟 B.元器件速度 C.进位传递延迟 D.各位加法器速度的不同

考题 下列关于加法器的说法错误的是()。A.实现n位的串行加法器只需1位全加器 B.实现n位的并行加法器需要n位全加器 C.影响并行加法器速度的关键固素是加法器的位数的多少 D.加法器是一种组合逻辑电路

考题 门电路中的逻辑功能是利用晶体管的开关特性来实现的。

考题 关于基本门电路和触发器的下列说明中,正确的是()A、基本的门电路有记忆功能,触发器无记忆功能B、基本的门电路无记忆功能,触发器有记忆功能C、基本的门电路有记忆功能,触发器有记忆功能D、基本的门电路无记忆功能,触发器无记忆功能

考题 用二极管可构成简单的()。A、与门电路B、或门电路C、非门电路D、异或门电路E、门电路

考题 加法器采用并行进位的目的是()。A、提高加法器的速度B、快速传递进位信号C、优化加法器结构D、增强加法器功能

考题 集成译码器的74ls48与适应门电路配合可构成()功能A、全发加法器B、计数器C、编码器D、储存器

考题 或门电路的逻辑功能可概括为“有0出0,全1出1”。

考题 与非门电路的逻辑功能可概括为“有1出1,全0出0”。

考题 逻辑功能中,全1出0,有0出1的门电路是()门电路。

考题 ()是控制功能块的一种离散功能A、堆栈加法器B、给定量加法器C、信号选择器D、电机控制

考题 加法器、译码器等都是逻辑门电路。

考题 单选题在定点二进制运算器中,加法运算一般通过()来实现。A 原码运算的二进制加法器B 反码运算的二进制加法器C 补码运算的十进制加法器D 补码运算的二进制加法器

考题 单选题加法器采用并行进位的目的是()。A 提高加法器的速度B 快速传递进位信号C 优化加法器结构D 增强加法器功能

考题 单选题组合逻辑控制中,一条指令可以由一个信号逻辑表达式描述,对逻辑表达式化简后即可以用()实现。A 加法器B 寄存器C 门电路D 锁存器

考题 判断题74LS138集成芯片可以实现任意变量的逻辑函数。A 对B 错