数据总线缓冲存储器包含3个8位缓冲寄存器,其中两个用来存放CPU向8251A读取的数据及状态,另一个缓冲寄存器存放CPU向8251A写入的数据或控制字。() 此题为判断题(对，错)。

题目内容（请给出正确答案）

数据总线缓冲存储器包含3个8位缓冲寄存器,其中两个用来存放CPU向8251A读取的数据及状态,另一个缓冲寄存器存放CPU向8251A写入的数据或控制字。()

此题为判断题(对，错)。

参考答案

考题 8251A由发送器、接收器、数据总线缓冲存储器、读／写控制电路及调制／解调控制电路等5部分组成。() 此题为判断题(对，错)。

查看答案

考题 8253芯片由数据总线缓冲存储器、读／写控制电路、控制字寄存器及3个计数通道组成。() 此题为判断题(对，错)。

查看答案

考题 8253芯片()组成。 A、数据总线缓冲存储器B、读/写控制电路C、控制字寄存器D、3个计数通道

查看答案

考题 CPU中的高速缓冲存储器Cache,可以长期存放数据。() 此题为判断题(对，错)。

查看答案

考题当CPU通过8251A与调制解调器相连时，其中信号DSR表示调制解调器是否准备好，CPU是通过( )方式获取DSR的值。A．DSR信号直接送到CPUB．当DSR信号有效时，8251A向CPU发中断请求C．CPU读8251A的状态寄存器D．CPU无法知道DSR信号的状态

查看答案

考题当CPU通过8251A与调制解调器相连时，CPU是通过下述______方式获取信? DSR值的。( )A．DSR信号直接送到CPUB．当DSR信号有效时，8251A向CPU发中断请求C．CPU读8251A的状态寄存器D．以上都不对

查看答案

考题以下关于CPU的叙述中，错误的是（）。A.CPU产生每条指令的操作信号并将操作信号送往相应的部件进行控制 B.通用寄存器用来存放从主存储器读出的数据 C.数据寄存器DR用于暂存从内存储器中读出或写入的指令 D.地址寄存器AR用于存放CPU当前访问的内存单元地址

查看答案

考题 CPU中包含若干个寄存器用来临时存放数据

查看答案

考题具有缓冲区的中断I/O中，函数void add_char（charachar)A．完成将数据写入I/O数据寄存器B．完成将数据写入I/O状态寄存器C．完成将数据写入缓冲区D．完成将数据写入CPU的寄存器中

查看答案

热门标签