网友您好， 请在下方输入框内输入要搜索的题目：
题目内容
（请给出正确答案）
用D或JK触发器实现数字微分电路,要求在按钮A按下(低电平)时,输出脉宽小于等于状态机时钟CLK一个周期的低电平脉冲信号。
参考答案
更多 “ 用D或JK触发器实现数字微分电路,要求在按钮A按下(低电平)时,输出脉宽小于等于状态机时钟CLK一个周期的低电平脉冲信号。 ” 相关考题
考题
在异步时序电路的分析和设计中,采取了下列修改和补充考虑()。
A、输入信号及触发器的时钟信号有脉冲用1表示,无脉冲用0表示B、次态逻辑的输出包括触发器的控制输出和时钟输入C、两个或两个以上的输入变量不能同时为一;输入全为零时，电路状态不变D、在设计时，状态变化(即状态由0到1,1到0)，令CLK=1
考题
图（a）所示电路中，复位信号及时钟脉冲信号如图（b）所示，经分析可知，在t1时刻，输出QJK和QD分别等于（ ）。
附：D触发器的逻辑状态表为：
JK触发器的逻辑状态表为：
A．00
B．01
C．10
D．11
考题
在监视回答编码脉冲间隔时，在同步间隔存在期间，使用可预置的减计数器监视时钟计数，当同步间隔脉冲结束时，10微秒和1微秒的减计数器的借位（CT）输出分别为（）时，说明间隔在公差范围之内。A、0（低电平）和0（低电平）B、0（低电平）和1（高电平）C、1（高电平）和0（低电平）D、1（高电平）和1（高电平）
考题
I2C总线传输数据时，SDA线上高电平或低电平允许变化时，SCL时钟线信号是（）A、SCL时钟线信号为高电平期间B、SCL时钟线信号为低电平期间C、SCL时钟线信号电平无要求D、SCL时钟线信号高低电平与SDA线上高地电平同步
考题
单选题主从JK触发器Q的状态是在时钟脉冲CP（）发生变化。A
上升沿B
下降沿C
高电平D
低电平
热门标签
最新试卷