网友您好， 请在下方输入框内输入要搜索的题目：

题目内容 （请给出正确答案）

一个译码器若有8个译码输出端，则译码输入端至少有（）位。

参考答案和解析
7
更多 “一个译码器若有8个译码输出端，则译码输入端至少有（）位。” 相关考题
考题 二进制译码器每输入一组代码,只有与其对应的输出端信号无效,其他输出端信号都有效。() 此题为判断题(对，错)。
查看答案
考题 译码器哪个输出信号有效取决于译码器的地址输入信号。()
查看答案
考题 下列哪些是译码器74138的特点?( )A、有三个输入端B、有四个输入端C、有八个输出端D、有十六个输出端
查看答案
考题 下列有关译码器的说法哪些是不正确的?() A、译码器不一定是一个最小项发生器B、3-8译码器是一个最小项发生器C、译码器可以作为数据分配器使用D、在负逻辑约定中，译码器输出端低有效表示输出0有效
查看答案
考题 译码器的任务是将某一输入端出现的信号原样送至对应的输出端。() 此题为判断题(对，错)。
查看答案
考题 四个输入的译码器,其输出端最多为()。 A.4个B.8个C.10个D.16个
查看答案
考题 七段显示译码器,当译码器七个输出端状态为abcdefg=0011111时(高电平有效),译码器输入状态(8421BCD码)应为( )。 A.0011;B.0110;C.0101;D.0100
查看答案
考题 二—十进制译码器也称()译码器,它的功能是将输入的一位()码(四位二元符号)译成10个高、低电平输出信号,因此也叫4—10译码器。
查看答案
考题 74138译码器通常用于产生片选信号,其译码输入端应与系统的()总线相连。 A.地址B.数据C.控制D.串行
查看答案
考题 RAM的基本结构包含地址译码器、存储矩阵和读写电路三大部分。一个RAM芯片有11个地址输入端，8个数据输出端，则该RAM芯片的容量是（　　）位。A．88 B．880 C．211×8 D．28×11
查看答案
考题 一个三位二进制译码器的输入线应有（）根，输出线最多有（）根。
查看答案
考题 四位二进制译码器应该有（）输出端。A、2个B、4个C、8个D、16个
查看答案
考题 74138译码器通常用于产生片选信号，其译码输入端应与系统的（）总线相连。A、地址B、数据C、控制D、串行
查看答案
考题 当单片机所有多余的地址线都接到译码器的信号输入端时，这种译码方式称为（）。A、线译码B、部分译码C、全译码D、混合译码
查看答案
考题 若RAM的地址码有8位，行、列地址译码器的输入端都为4个，则它们的输出线（即字线加位线）共有（）条。A、8B、16C、32D、256
查看答案
考题 二进制译码器和二-十进制译码器，对应于一个输入代码，只有唯一一个输出端输出有效电平。
查看答案
考题 译码器的逻辑功能是将某一时刻的（）输入信号译成唯一的输出信号，因此通常称为（）译码器。
查看答案
考题 N个输入端的二进制译码器，共有（）个输出端。对于每一组输入代码，有（）个输出端是有效电平。
查看答案
考题 若RAM的地址码有8位，行、列地址译码器的输入端都为4个，则它们的输出线（即字线+位线）共有（）条。A、8B、16C、32D、256
查看答案
考题 RAM的基本结构包含地址译码器、存储矩阵和读写电路三大部分。一个RAM芯片有11个地址输入端，8个数据输出端，则该RAM芯片的容量是（）位。A、88B、880C、211×8D、28×11
查看答案
考题 3—8译码器74LS138在全译码寻址方式中，译码器的输出端通常与单片机接口芯片的（）端连接。
查看答案
考题 集成译码器无法工作，首先应检查（）的状态。A、输入端B、输出端C、清零端D、使能端
查看答案
考题 集成译码器的（）状态不对时，译码器无法工作。A、输入端B、输出端C、清零端D、使能端
查看答案
考题 二进制译码器的功能是将输入的二进制代码译成相应的输出信号，常见的二进制译码器有（）。A、8－3译码器B、2－4译码器C、4－16译码器D、3－8译码器
查看答案
考题 单选题四输入的译码器，其输出端最多为（）A 4个B 8个C 10个D 16个
查看答案
考题 单选题3线-8线译码器，有（）个地址输入端、（）个输出端。A 3、8B 8、3C 6、8D 3、11
查看答案
考题 单选题74138译码器通常用于产生片选信号，其译码输入端应与系统的（）总线相连。A 地址B 数据C 控制D 串行
查看答案
考题 填空题一个三位二进制译码器的输入线应有（）根，输出线最多有（）根。
查看答案
热门标签
最新试卷