网友您好， 请在下方输入框内输入要搜索的题目：

题目内容 （请给出正确答案）

触发器CP输入端的三角形符号指的是（）。

A．电平触发

B．高电平有效输入

C．边沿触发

D．低电平有效输入

参考答案和解析
边沿触发
更多 “触发器CP输入端的三角形符号指的是（）。A．电平触发B．高电平有效输入C．边沿触发D．低电平有效输入” 相关考题
考题 负跳沿触发翻转的主从JK触发器的输入信号应该在CP为__时加入,在CP为__时输入信号要求稳定不变。
查看答案
考题 T触发器是由____触发器的数据输入端短接而成。
查看答案
考题 正跳沿触发翻转的D触发器的输入信号在CP__前一瞬间加入。
查看答案
考题 T触发器应有两个输入端。()
查看答案
考题 试画出用NMOS与非门组成的基本RS触发器的逻辑图.标明输入端、输出端的文字符号.
查看答案
考题 试用两个或非门组成基本RS触发器.商出逻辑图,并标明输入端、输出端的文字符号.
查看答案
考题 钟控触发器的在CP有效期间输入状态的改变将不影响输出状态。边沿触发方式的触发器输出状态取决于CP有效期间的输入状态。() 此题为判断题(对，错)。
查看答案
考题 试分别画出图4-30(a)电路输出端Y、Z和图4-30(b)电路输出端Q2的波形.输入信号A和CP的电压波形如图4-30(c)所示,各触发器的初始状态为0.
查看答案
考题 下列说法不正确的是( )。A.JK触发器是在CP脉冲下降沿触发，触发后的触发器状态取决于CP脉冲下降沿前一刻的J、K值，服从JK触发器的真值表或特性方程 B. C.JK触发器和D触发器可以转换为T触发器 D.T触发器当输入端T=O时，每来一个CP脉冲触发，触发器的状态就改变一次
查看答案
考题 在触发器中，（）端称为时钻脉冲输入端，输入控制信号，又称控制脉冲。
查看答案
考题 触发器的置位端（置1端）至输出端的信号延时量一定大于触发器由输入端至输出端的延时量。
查看答案
考题 寄存器在电路结构上的特点是（）。A、有CP输入端、无数码输入端B、有CP输人端和数码输人端C、无CP输人端、有数码输入端D、无CP输入端、无数码输入端
查看答案
考题 触发器即（），输入端可以有（）个之多，输出端只有（）个。
查看答案
考题 基本RS触发器，（）A、不受CP控制B、触发器状态在CP=0发生翻转C、受CP控制D、触发器状态在CP=1发生翻转
查看答案
考题 D触发器在CP端脉冲作用后，其输出Qn+1=D。
查看答案
考题 若R和S为两个输入端，下面是同步触发器说法正确的是（）。A、在CP=1期间，如R=0、S=1，触发器为“1”态B、在CP=1期间，如R=1、S=0，触发器为“0”态C、在CP=1期间，如R=0、S=0，触发器保持原状态D、在CP=1期间，如R=1、S=0，触发器为“1”态E、在CP=1期间，如R=0、S=1，触发器为“0”态
查看答案
考题 对于同步触发器，在CP＝l期间，允许输入信号R和S发生变化。
查看答案
考题 计数脉冲引至所有触发器的CP端，使应翻转的触发器同时翻转，称为同步计数器。
查看答案
考题 同步计数器的特点是（）。 A、各触发器CP端均接在一起B、各触发器的CP端并非都接在一起C、工作速度高D、工作速度低E、工作频率高
查看答案
考题 二进制异步减法计数器的接法必须把低位触发器的Q端与高位触发器的CP端相连。
查看答案
考题 如果电路中所有触发器的CP端都并连在一起，则称为：（）
查看答案
考题 当集成维持—阻塞D型触发器的异步置0端RD＝0时，则触发器的次态（）。A、与CP和D有关B、与CP和D无关C、只与CP有关D、只与D有关
查看答案
考题 若D触发器的输入D=1，则当CP到来后其输出Q=1。
查看答案
考题 关于维持阻塞型D触发器说法错误的是（）。A、CP=1时，输出端的状态随着输入端的变化而变化B、CP=0时，输出端的状态随着输入端的变化而变化C、CP=1时，输出端的状态总比输入端状态变化晚一步D、边沿触发方式可以提高可靠性和抗干扰能力
查看答案
考题 正边沿触发器在（）时，输出端的逻辑状态会发生改变（即触发有效）。A、输入逻辑电平改变B、CP脉冲从低电平变成高电平C、CP脉冲从高电平变成低电平D、高电平
查看答案
考题 对于下降沿触发的D触发器，当时钟CP由1变为0时，触发器的状态Q由0变为1，则该触发器的输入端D为（）。A、无法判断B、任意值C、0D、1
查看答案
考题 由4个D触发器构成的环形计数器的最高位Q3应与（）相连。A、最高输入端D3B、最高脉冲端CP3C、最低脉冲端CP0D、最低输入端D0
查看答案
考题 单选题当集成维持—阻塞D型触发器的异步置0端RD＝0时，则触发器的次态（）。A 与CP和D有关B 与CP和D无关C 只与CP有关D 只与D有关
查看答案
热门标签
最新试卷