网友您好， 请在下方输入框内输入要搜索的题目：
题目内容
（请给出正确答案）
填空题
在减少Cache失效开销的方法中，Cache失效时仍允许CPU进行其它的命中访问，这种技术称为（）技术。
参考答案
参考解析
解析：
暂无解析
更多 “填空题在减少Cache失效开销的方法中，Cache失效时仍允许CPU进行其它的命中访问，这种技术称为（）技术。” 相关考题
考题
下面是关于PC机中FCache的叙述，其中错误的是A．Cache技术利用SRAM的高速特性和DRAM的低成本特性，达到既降低成本又提高系统性能的目的B．CPU访问Cache命中时，能在零等待状态下完成数据的读写，不必插入等待周期C．CPU访问Cache未命中时，信息需从DRAM传送到CPU，这时需要插入等待周期D．尽管L2 Cache的工作频率越来越高，但不可能等于CPU的工作频率
考题
对使用Pentium4作为CPU的PC机来说，下面关于Cache的叙述中错误的是A．L1 Cache与CPU制作在同一个芯片上B．L2 Cache的工作频率越来越高，但不可能达到CPU的工作频率C．CPU访问Cache时，若“命中”，则不需插入等待状态D．Cache是CPU和DRAM主存之间的高速缓冲存储器
考题
在CPU和主存间设置cache存储器主要是为了(14)。若使用基于数据内容进行访问的存储设备作为cache时，能更快决定是否命中。这种地址映射方法称为(15)映射。CPU向cache执行写操作时，可以同时写回主存储器或者仅当cache中该数据被淘汰时才写回主存储器，前者称为(16)，而后者称为(17)。若cache的存取速度是主存存取速度的10倍，且命中率可达到0.8，则CPU对该存储系统的平均存取周期为(18)T(T为主有的存取周期)。A．扩充主存容量B．解决CPU和主存的速度匹配C．提高可靠性D．增加CPU访问的并行度
考题
在多级存储系统中，Cache处在CPU和主存之间，解决(55)问题。若Cache和主存的存取时间分别为T1和T2，Cache的命中率为H，则该计算机实际存取时间为(56)。当CPU向存储器执行读操作时，首先访问Cache，若命中，则从Cache中取出指令或数据，否则从主存中取出，送(57)：当CPU向存储器执行写操作时，为了使Cache的内容和主存的内容保持一致，若采用(58)法，则同时写入Cache和主存。由于Cache容量比主存容量小，因此当Cache满时，执行把主存信息向Cache写入，就要淘汰Cache中已有的信息，为了提高Cache的命中率，采用一种(59)替换算法。A．主存容量扩充B．主存和CPU速度匹配C．多个请求源访问主存D．BIOS存放
考题
当第一次访问一个块时，该块不在Cache中，需从下一级存储器中调入Cache，这就是（）失效，也叫（）失效；如果程序执行时所需的块不能全部调入Cache中，则当某些块被替换后，若又重新被访问，就会发生失效，这种失效称为（）失效。
考题
填空题当第一次访问一个块时，该块不在Cache中，需从下一级存储器中调入Cache，这就是（）失效，也叫（）失效；如果程序执行时所需的块不能全部调入Cache中，则当某些块被替换后，若又重新被访问，就会发生失效，这种失效称为（）失效。
考题
问答题减少Cache失效开销有哪些方法？
热门标签
最新试卷