网友您好， 请在下方输入框内输入要搜索的题目：
题目内容
（请给出正确答案）
主存的访存频率是100MHz，存储周期是（）ns。
参考答案和解析
C 本题考查计算机组成的基础知识。计算机总线按功能和规范可分为数据总线、地址总线、控制总线等，有的系统中，数据总线和地址总线是复用的，即总线在某些时刻出现的信号表示数据而另一些时刻表示地址。总线的数据传输类型分单周期方式和猝发(burst)方式。单周期方式是指一个总线周期只传送一个数据。猝发(burst)方式是指取得总线控制权后进行多个数据的传输。寻址时给出目的地首地址，访问第一个数据，数据2、3到数据n的地址在首地址基础上按一定规则自动寻址（如自动加1）。某同步总线的宽度为32位，传输128位数据需要128/32=4个时钟周期，由于采用burst方式，共需要5个时钟周期，在时钟频率为100MHz的情况下，即每个周期10ns，所需要的时间至少是5*10=50ns。
更多 “主存的访存频率是100MHz，存储周期是（）ns。” 相关考题
考题
●设某流水线计算机主存的读／写时间为100ns，有一个指令和数据合一的Cache，已知该Cache的读/写时间为10ns，取指令的命中率为98％，取数的命中率为95％。在执行某类程序时，约有1／5指令需要存／取一个操作数。假设指令流水线在任何时候都不阻塞，则设置Cache后，每条指令的平均访存时间约为 (14) 。(14) A．12nsB．15 nsC．18 nsD．120ns
考题
某计算机的存储系统由Cache-主存系统构成，Cache的存取周期为10ns，主存的存取周期为50ns。在CPU执行一段程序时，Cache完成存取的次数为4800次，主存完成存取的次数为200次，则CPU访问存储系统的平均访问时间是(30)ns，该Cache-主存系统的效率是(31)。A．10B．11.60C．11.68D．50
考题
一台计算机中的寄存器、快存(Cache)、主存及辅存，其存取速度从高到低的顺序是( )。A．主存，快存，寄存器，辅存B．快存，主存，寄存器，辅存C．寄存器，快存，主存，辅存D．寄存器，主存，快存，辅存
考题
CPU的工作周期为20ns，主存存取周期为10ns，此时DMA接口适合采用()方式与CPU共享主存。A.停止CPU访问主存
B.周期挪用
C.DMA与CPU交替访存
D.以上无正确选项
考题
在Cache和主存构成的两级存储系统中，Cache的存取时间为100ns，主存的存取时间为1μs，Cache访问失败后CPU才开始访存。如果希望Cache-主存系统的平均存取时间不超过Cache存取时间的15%，则Cache的命中率至少应为()。A.95%
B.98%
C.98.5%
D.99.5%
考题
CPU执行一段时间时，Cache完成存取的次数为3900次，主存完成的存取次数为100次，已知Cache的存储周期为40ns，主存的存储周期为240ns。求Cache/主存系统的效率和平均访问时间？
考题
问答题CPU执行一段时间时，Cache完成存取的次数为3900次，主存完成的存取次数为100次，已知Cache的存储周期为40ns，主存的存储周期为240ns。求Cache/主存系统的效率和平均访问时间？
考题
单选题某同步总线的时钟频率为100MHz，宽度为32位，地址/数据线复用，每传输一个地址或数据占用一个时钟周期。若该总线支持突发（猝发）传输方式，则一次“主存写”总线事务传输128位数据所需要的时间至少是（ ）。A
20nsB
40nsC
50nsD
80ns
考题
问答题假定某计算机的CPU主频为80MHz，CPI为4，并且平均每条指令访存1.5次，主存与Cache之间交换的块大小为16B，Cache的命中率为99%，存储器总线宽度为32位。请回答下列问题。 （1）该计算机的MIPS数是多少？平均每秒Cache缺失的次数是多少？在不考虑DMA传送的情况下，主存带宽至少达到多少才能满足CPU的访存要求？ （2）假定在Cache缺失的情况下访问主存时，存在0.0005%的缺页率，则CPU平均每秒产生多少次缺页异常？若页面大小为4KB，每次缺页都需要访问磁盘，访问磁盘时DMA传送采用周期挪用方式，磁盘I/O接口的数据缓冲寄存器为32位，则磁盘I/O接口平均每秒发出的DMA请求次数至少是多少？ （3）CPU和DMA控制器同时要求使用存储器总线时，哪个优先级更高？为什么？ （4）为了提高性能，主存采用4体交叉存储模式，工作时每1/4个存储周期启动一个体。若每个体的存储周期为50ns，则该主存能提供的最大带宽是多少？
考题
单选题信息按整数边界存储的主要优点是（）A
访存速度快B
节约主存单元C
指令字的规整化D
指令的优化
热门标签
最新试卷