网友您好， 请在下方输入框内输入要搜索的题目：
题目内容
（请给出正确答案）
47、DMA访问主存时，向CPU发出请求，获得总线使用权时再进行访存，这种情况称为（）
A．停止CPU访问主存
B．周期挪用
C．DMA与CPU交替访问
D．都不正确
参考答案和解析
B
更多 “47、DMA访问主存时，向CPU发出请求，获得总线使用权时再进行访存，这种情况称为（）A．停止CPU访问主存B．周期挪用C．DMA与CPU交替访问D．都不正确” 相关考题
考题
下面的一段叙述中，Ⅰ～Ⅳ空缺处信号的英文名称分别是什么? “8237接收到通道的DMA请求信号 Ⅰ 后，向CPU发出总线请求信号 Ⅱ ，CPU接收到该信号后，在当前总线周期结束之后让出总线，并使总线允许信号 Ⅲ 有效；当8237获得CPU送来的该信号后，便产生DMA响应信号 Ⅳ 送到相应的外设端口，表示DMA控制器响应外设的DMA请求，从而进入DMA服务过程。”A．DREQ、DACK、HRQ、HLDAB．DREQ、HLDA.DACK、HRQC．HRQ、DREQ、DACK、HLDAD．DREQ、HRQ、HLDA.DACK
考题
DMAC向CPU发出请求信号,CPU响应并交出总线控制权后将()。
A、反复执行空操作,直到DMA操作结束B、进入暂停状态,直到DMA操作结束C、进入保持状态,直到DMA操作结束D、进入等待状态,直到DMA操作结束
考题
cpu响应中断请求和响应dma请求的本质区别是()。
A.控制简单B.速度慢C.响应中断时，CPU仍然仍控制总线，而响应DMA请求时，CPU要让出总线D.CPU响应中断请求和响应DMA请求的本质区别是()。
考题
下面一段叙述中，有Ⅰ～Ⅳ共4个空缺： 8237接收到通道请求(Ⅰ)信号后，向CPU发出DMA请求信号(Ⅱ)，CPU接收到该信号后，在当前总线周期结束之后让出总线，并使总线允许信号(Ⅲ)有效：当 8237获得CPU送来的该信号后，便产生(Ⅳ)信号送到相应的外设喘口，表示DMA控制器响应外设的DMA请求，从而进入DMA服务过程。关于填写Ⅰ～Ⅳ的选项中，正确的是( )。A．Ⅰ～Ⅳ分别为DREQ、DACK、HRQ、HLDAB．Ⅰ～Ⅳ分别为DREQ、HLDA、DACK、HRQC．Ⅰ～Ⅳ分别为HRQ、DREQ、DACK、HLDAD．Ⅰ～Ⅳ分别为DREQ、HRQ、HLDA、DACK
考题
CPU的工作周期为20ns，主存存取周期为10ns，此时DMA接口适合采用()方式与CPU共享主存。A.停止CPU访问主存
B.周期挪用
C.DMA与CPU交替访存
D.以上无正确选项
考题
以下几个步骤是DMA控制过程的主要节点，请选出正确的DMA控制流程（请求信号HRQ）为（） （1）CPU让出总线控制权（响应信号HLDA） （2）DMA控制器向CPU请求总线使用权 （3）MA控制器控制总线，发总线命令、传送数据 （4）DMA总线控制器归还总线控制权 （5）CPU重新获取总线控制权A、 （2），（1），（3），（4）；B、 （1），（2），（3），（4）；C、 （3），（1），（4），（2）；D、 （3），（4），（1），（2）；
考题
STM32中，1个DMA请求占用至少（）A、1个周期的CPU访问系统总线时间B、2个周期的CPU访问系统总线时间C、3个周期的CPU访问系统总线时间D、4个周期的CPU访问系统总线时间
考题
在下面有关DMA概念的叙述中，正确的是（）。A、当CPU在执行指令时，CPU与DMA控制器同时提出了对主存访问的要求，这是应首先满足CPU的要求，以免指令执行发生错误，而DMA传送数据是可等待的B、DMA周期挪用方式是在CPU访问存储器总线周期结束时，插入一个DMA访问周期。在此期间，CPU等待或执行不需要访问内存的操作C、因为DMA传送是在DMA控制器控制下内存与外设直接数据传送，因此在这种方式中，始终不需要CPU干预D、CPU在接到DMA请求后，必须尽快地在一条指令执行后予以响应
考题
DMA传送结束由I/O接口向CPU发出中断请求，其目的是（）。A、让CPU收回总线控制权B、让DMA控制器释放总线控制C、让CPU检查DMA操作正确性D、让DMA复位，准备下一次DMA传输
考题
单选题在下面有关DMA概念的叙述中，正确的是（）。A
当CPU在执行指令时，CPU与DMA控制器同时提出了对主存访问的要求，这是应首先满足CPU的要求，以免指令执行发生错误，而DMA传送数据是可等待的B
DMA周期挪用方式是在CPU访问存储器总线周期结束时，插入一个DMA访问周期。在此期间，CPU等待或执行不需要访问内存的操作C
因为DMA传送是在DMA控制器控制下内存与外设直接数据传送，因此在这种方式中，始终不需要CPU干预D
CPU在接到DMA请求后，必须尽快地在一条指令执行后予以响应
考题
单选题STM32中，1个DMA请求占用至少（）A
1个周期的CPU访问系统总线时间B
2个周期的CPU访问系统总线时间C
3个周期的CPU访问系统总线时间D
4个周期的CPU访问系统总线时间
考题
单选题DMA传送结束由I/O接口向CPU发出中断请求，其目的是（）。A
让CPU收回总线控制权B
让DMA控制器释放总线控制C
让CPU检查DMA操作正确性D
让DMA复位，准备下一次DMA传输
考题
问答题假定某计算机的CPU主频为80MHz，CPI为4，并且平均每条指令访存1.5次，主存与Cache之间交换的块大小为16B，Cache的命中率为99%，存储器总线宽度为32位。请回答下列问题。 （1）该计算机的MIPS数是多少？平均每秒Cache缺失的次数是多少？在不考虑DMA传送的情况下，主存带宽至少达到多少才能满足CPU的访存要求？ （2）假定在Cache缺失的情况下访问主存时，存在0.0005%的缺页率，则CPU平均每秒产生多少次缺页异常？若页面大小为4KB，每次缺页都需要访问磁盘，访问磁盘时DMA传送采用周期挪用方式，磁盘I/O接口的数据缓冲寄存器为32位，则磁盘I/O接口平均每秒发出的DMA请求次数至少是多少？ （3）CPU和DMA控制器同时要求使用存储器总线时，哪个优先级更高？为什么？ （4）为了提高性能，主存采用4体交叉存储模式，工作时每1/4个存储周期启动一个体。若每个体的存储周期为50ns，则该主存能提供的最大带宽是多少？
热门标签
最新试卷