网友您好， 请在下方输入框内输入要搜索的题目：
题目内容
（请给出正确答案）
2、（10分）计算机CPU的主频为100MHz，CPI为5，平均每条指令访存2.5次，计算机使用Cache时的访存顺序为先访问Cache，若未命中再访问内存，访问内存的时间为5t，访问Cache时间为t （1）该计算机MIPS数为多少？ （2）Cache命中率为多少时，使用Cache和不使用Cache的平均访问时间之比为2：5，求Cache命中率 （3）在（2）的条件下计算使用Cache，平均每条指令在访Cache和内存所花总时间是多少？平均每秒Cache缺失多少次
参考答案和解析
A
更多 “2、（10分）计算机CPU的主频为100MHz，CPI为5，平均每条指令访存2.5次，计算机使用Cache时的访存顺序为先访问Cache，若未命中再访问内存，访问内存的时间为5t，访问Cache时间为t （1）该计算机MIPS数为多少？ （2）Cache命中率为多少时，使用Cache和不使用Cache的平均访问时间之比为2：5，求Cache命中率 （3）在（2）的条件下计算使用Cache，平均每条指令在访Cache和内存所花总时间是多少？平均每秒Cache缺失多少次” 相关考题
考题
● 下面关于计算机Cache的论述中，正确的是 （15） 。（15）A. Cache是一种介于主存和辅存之间的存储器，用于主辅存之间的缓冲存储B. 如果访问 Cache 不命中，则用从内存中取到的字节代替 Cache 中最近访问过的字节C. Cache的命中率必须很高，一般要达到90％以上D. Cache中的信息必须与主存中的信息时刻保持一致
考题
●设某流水线计算机主存的读／写时间为100ns，有一个指令和数据合一的Cache，已知该Cache的读/写时间为10ns，取指令的命中率为98％，取数的命中率为95％。在执行某类程序时，约有1／5指令需要存／取一个操作数。假设指令流水线在任何时候都不阻塞，则设置Cache后，每条指令的平均访存时间约为 (14) 。(14) A．12nsB．15 nsC．18 nsD．120ns
考题
● 下面关于计算机Cache的论述中，正确的是 （3） 。（3）A.Cache是一种介于主存和辅存之间的存储器，用于主辅存之间的缓冲存储B.如果访问 Cache 不命中，则用从内存中取到的字节代替Cache 中最近访问 过的字节C.Cache的命中率必须很高，一般要达到90％以上D.Cache中的信息必须与主存中的信息时刻保持一致
考题
下面关于计算机Cache的论述中，正确的是(3)。A．Cache是一种介于主存和辅存之间的存储器，用于主辅存之间的缓冲存储B．如果访问Cache不命中，则用从内存中取到的字节代替Cache中最近访问过的字节C．Cache的命中率必须很高，一般要达到90%以上D．Cache中的信息必须与主存中的信息时刻保持一致
考题
CPU执行一段程序时,cache完成存取的次数为5000次,主存完成存取的次数为200次。已知cache存取周期为40ns,主存存取周期为160ns。求:(1)cache命中率H(小数点后保留两位有效数字)。(2)cache／主存系统的访问效率e(小数点后保留三位有效数字,最后化为百分比形式)。(3)平均访问时间Ta(四舍五入后保留整数)。
考题
在CPU执行一段程序的过程中，Cache的存取次数为1900次，由主存完成的存取次数为 100次。若Cache的存取厨期为5ns，主存的存取周期为25ns，则Cache的命中率为(276)CPU的平均访问时间为(277)ns。A．0.93B．0.95C．0.97D．0.99
考题
在CPU执行一段程序的过程中，cache的存取次数为3800次，由主存完成的存取次数为200次。若cache的存取周期为5ns，主存的存取周期为25ns，则cache的命中率为(1)；CPU的平均访问时间为(2)ns。A．0.93B．0.95C．0.97D．0.99
考题
在多级存储系统中，Cache处在CPU和主存之间，解决(55)问题。若Cache和主存的存取时间分别为T1和T2，Cache的命中率为H，则该计算机实际存取时间为(56)。当CPU向存储器执行读操作时，首先访问Cache，若命中，则从Cache中取出指令或数据，否则从主存中取出，送(57)：当CPU向存储器执行写操作时，为了使Cache的内容和主存的内容保持一致，若采用(58)法，则同时写入Cache和主存。由于Cache容量比主存容量小，因此当Cache满时，执行把主存信息向Cache写入，就要淘汰Cache中已有的信息，为了提高Cache的命中率，采用一种(59)替换算法。A．主存容量扩充B．主存和CPU速度匹配C．多个请求源访问主存D．BIOS存放
考题
若Cache和主存的存取时间分别为T1和T2，Cache的命中率为H，则该计算机的实际存取时间为(2)。当CPU向存储器执行读操作时，首先访问Cache，如命中，则从Cache中取出指令或数据，否则从主存中取出，送(3)；当CPU向存储器执行写操作时，为了使Cache内容和主有的内容保持一致，若采用(4)法，同时写入Cache和主存。A．H×T1+T2B．(1-H×T1)+H×T2C．T2-H×T1D．H×T1+(1-H)×T2
考题
在主存和CPU之间增加Cache的目的是(17)。在CPU执行一段程序的过程中，Cache的存取次数为2250次，由内存完成的存取次数为250次。若Cache的存取周期为6ns，内存的存取周期为24ns，则Cache的命中率为(18)，CPU的平均访问时间为(19)ns。A．提高内存工作的可靠性B．扩展内存容量C．方便用户操作D．提高CPU数据传输速率
考题
假设某计算机的存储系统由Cache和主存组成。某程序执行过程中访存1000次，其中访问Cache缺失(未命中)50次，则Cache的命中率是()。A.5%
B.9.5%
C.50%
D.95%
考题
在Cache和主存构成的两级存储系统中，Cache的存取时间为100ns，主存的存取时间为1μs，Cache访问失败后CPU才开始访存。如果希望Cache-主存系统的平均存取时间不超过Cache存取时间的15%，则Cache的命中率至少应为()。A.95%
B.98%
C.98.5%
D.99.5%
考题
在Cache和主存构成的两级存储体系中，主存与Cache同时访问，Cache的存取时间是100ns，主存的存取时间是1000ns，如果希望有效(平均)存取时间不超过Cache存取时间的115%，则Cache的命中率至少应为()。A.90%
B.98%
C.95%
D.99%
考题
某计算机系统r内存由Cache和主存构成，Cache的存取周期为45ns，主存的存取周期为200ns。已知在段给定的时间内，CPU共访问内存4500次，其中340次访问主存，问：【＊，★，2016考研解析，编号3.5.1】Cache的命中率是多少？
考题
某计算机有cache、内存、辅存来实现虚拟存储器。如果数据在cache中，访问它需要20ns；如果在内存但不在cache，需要60ns将其装入缓存，然后才能访问；如果不在内存而在辅存，需要12ms将其读入内存，然后，用60ns再读入cache，然后才能访问。假设cache命中率为0.9，内存命中率为0.6，则数据平均访问时间是多少（ns）？
考题
某计算机系统r内存由Cache和主存构成，Cache的存取周期为45ns，主存的存取周期为200ns。已知在段给定的时间内，CPU共访问内存4500次，其中340次访问主存，问：【＊，★，2016考研解析，编号3.5.1】Cache-主存系统的效率是多少？
考题
某计算机系统r内存由Cache和主存构成，Cache的存取周期为45ns，主存的存取周期为200ns。已知在段给定的时间内，CPU共访问内存4500次，其中340次访问主存，问：【＊，★，2016考研解析，编号3.5.1】CPU访问内存的平均访问时间是多少？
考题
问答题某计算机系统r内存由Cache和主存构成，Cache的存取周期为45ns，主存的存取周期为200ns。已知在段给定的时间内，CPU共访问内存4500次，其中340次访问主存，问：【＊，★，2016考研解析，编号3.5.1】Cache-主存系统的效率是多少？
考题
问答题某计算机的存储系统由Cache、主存和用于虚拟存储的磁盘组成。CPU总是从Cache中获取数据。若所访问的字在Cache中，则存取它只需要20ns，将所访问的字从主存装入Cache需要60ns，而将它从磁盘装入主存则需要1200us。假定Cache的命中率为90%，主存的命中率为60%，计算该系统访问一个字的平均存取时间。
考题
问答题某计算机系统r内存由Cache和主存构成，Cache的存取周期为45ns，主存的存取周期为200ns。已知在段给定的时间内，CPU共访问内存4500次，其中340次访问主存，问：【＊，★，2016考研解析，编号3.5.1】Cache的命中率是多少？
考题
问答题某计算机系统r内存由Cache和主存构成，Cache的存取周期为45ns，主存的存取周期为200ns。已知在段给定的时间内，CPU共访问内存4500次，其中340次访问主存，问：【＊，★，2016考研解析，编号3.5.1】CPU访问内存的平均访问时间是多少？
考题
单选题假设某计算机的存储系统由Cache和主存组成。某程序执行过程中访存1000次，其中访问Cache缺失（未命中）50次，则Cache的命中率是（ ）。A
5%B
9.5%C
50%D
95%
考题
问答题假定某计算机的CPU主频为80MHz，CPI为4，并且平均每条指令访存1.5次，主存与Cache之间交换的块大小为16B，Cache的命中率为99%，存储器总线宽度为32位。请回答下列问题。 （1）该计算机的MIPS数是多少？平均每秒Cache缺失的次数是多少？在不考虑DMA传送的情况下，主存带宽至少达到多少才能满足CPU的访存要求？ （2）假定在Cache缺失的情况下访问主存时，存在0.0005%的缺页率，则CPU平均每秒产生多少次缺页异常？若页面大小为4KB，每次缺页都需要访问磁盘，访问磁盘时DMA传送采用周期挪用方式，磁盘I/O接口的数据缓冲寄存器为32位，则磁盘I/O接口平均每秒发出的DMA请求次数至少是多少？ （3）CPU和DMA控制器同时要求使用存储器总线时，哪个优先级更高？为什么？ （4）为了提高性能，主存采用4体交叉存储模式，工作时每1/4个存储周期启动一个体。若每个体的存储周期为50ns，则该主存能提供的最大带宽是多少？
热门标签
最新试卷