网友您好, 请在下方输入框内输入要搜索的题目:

题目内容 (请给出正确答案)

在进行存储器操作时如何保持相应的Cache与主存块的一致性?


参考答案

更多 “在进行存储器操作时如何保持相应的Cache与主存块的一致性?” 相关考题
考题 以下关于CPU与主存之间增加调整缓存(Cache)的叙述,不正确的是()。 A.Cache扩充了主存储器的容量B.Cache可以降低由于CPU与主存之间的速度差异造成的系统性能影响C.Cache的有效性是利用了对主存储器访问的局部特征D.Cache中通常保存着主存储器中部分内容的一份副本

考题 以下关于Cache(高速缓冲存储器)的描述,(9)是错误的。A.在体系结构上,Cache存储器位于主存与CPU之间B.Cache存储器存储的内容是主存部分内容的拷贝C.使用Cache存储器并不能扩大主存的容量D.Cache的命中率只与其容量相关

考题 ()把主存储器和Cache按同样大小划分成块,再将主存储器和Cache按同样大小划分成组,每一组由相同的块数组成,然后将主存储器按Cache大小分成区,主存储器每个区的组数与Cache的组数相同。 A.全相联映象B.直接映象C.组相联映象D.以上都不是

考题 从存储器的存取速度上看,由快到慢排列的存储器依次是()。 A、Cache、主存、硬盘和光盘B、主存、Cache、硬盘和光盘C、Cache、主存、光盘和硬盘D主存、Cache、光盘和硬盘

考题 在CPU和主存间设置cache存储器主要是为了(14)。若使用基于数据内容进行访问的存储设备作为cache时,能更快决定是否命中。这种地址映射方法称为(15)映射。CPU向cache执行写操作时,可以同时写回主存储器或者仅当cache中该数据被淘汰时才写回主存储器,前者称为(16),而后者称为(17)。若cache的存取速度是主存存取速度的10倍,且命中率可达到0.8,则CPU对该存储系统的平均存取周期为(18)T(T为主有的存取周期)。A.扩充主存容量B.解决CPU和主存的速度匹配C.提高可靠性D.增加CPU访问的并行度

考题 奔腾机的主板上通常都带有Cache存储器,这个Cache存储器是( )。A.硬件与主存之间的缓存B.软盘与主存之间的缓存C.CPU与视频设备之间的缓存D.CPU与主存储器之间的缓存

考题 下面关于Cache的叙述,“(6)”是错误的。A.在体系结构上,Cache存储器位于主存与CPU之间B.Cache存储器存储的内容是动态更新的C.使用Cache存储器并不能扩大主存的容量D.Cache的命中率只与其容量相关

考题 常用的虚拟存储器寻址系统由( )两级存储器组成。A.主存—外存B.Cache—主存C.Cache—外存D.Cache—Cache

考题 下面是关于CPU与主存储器之间的cache的叙述,其中正确的是( )。A.cache中存放的只是主存储器中部分内容的映像B.cache的工作方式可以根据需要由软件进行设置C.cache与主存储器是两个各自独立的存储部件,可以选择使用其中的一个D.cache通常是由DRAM制作的

考题 在多级存储系统中,Cache处在CPU和主存之间,解决(55)问题。若Cache和主存的存取时间分别为T1和T2,Cache的命中率为H,则该计算机实际存取时间为(56)。当CPU向存储器执行读操作时,首先访问Cache,若命中,则从Cache中取出指令或数据,否则从主存中取出,送(57):当CPU向存储器执行写操作时,为了使Cache的内容和主存的内容保持一致,若采用(58)法,则同时写入Cache和主存。由于Cache容量比主存容量小,因此当Cache满时,执行把主存信息向Cache写入,就要淘汰Cache中已有的信息,为了提高Cache的命中率,采用一种(59)替换算法。A.主存容量扩充B.主存和CPU速度匹配C.多个请求源访问主存D.BIOS存放

考题 在Cache存储器中,CPU每次写Cache的同时,也写入主存,称这种更新主存块内容的方法为()法。

考题 Cache存储器写操作时,只写入Cache,仅当需要块替换时,才将其写回主存,称这种修改主存块内容的方法为()法。

考题 在Cache实现的两种写策略中,()的速度快,“写”操作能以Cache存储器速度进行,访存次数少;采用()总能保持Cache和主存内容的一致。

考题 Pentium机中的寄存器、Cache、主存储器及辅存储器,其存取速度从高到低的顺序是()A、主存储器,Cache,寄存器,辅存B、快存,主存储器,寄存器,辅存C、寄存器,Cache,主存储器,辅存D、寄存器,主存储器,Cache,辅存

考题 下面是主存储器和CAChe的比较,正确的有()A、微机主存储器多数采用半导体动态存储器(DRAM),CAChe采用半导体静态存储器(SRAM)。这两种存储器中的信息均不能长期保留B、CPU访问主存储器的速度快于访问CAChe的速度C、在配有CAChe的计算机中,CPU每次访问存储器都首先访问CAChe,若欲访问的数据在CAChe中,则访问结束,否则,再访问主存储器,并把有关数据取人CACheD、CAChe容量一般都小于主存储器

考题 引起Cache与主存内容不一致的原因是什么?为了保持Cache的一致性,在单计算机系统中一般采取哪些措施?

考题 在对Cache写操作时,采用全写法更新策略的优点是()。A、Cache的更新速度较高。B、一致性比较好,可靠性较高,操作过程简单。C、Cache与主存之间的通信量大大降低。D、Cache的命中率较高。

考题 对于Cache的两种写策略,执行“写”操作时,只写入Cache,仅当Cache中相应的块被替换时,才写回主存,称为()。执行“写”操作时,不仅写入Cache,而且也写入下一级存储器,称为()。

考题 为什么要保持Cache内容与主存储器内容的一致性?为了保持Cache与主存储器内容的一致性应采取什么方法?

考题 在PC机中,各类存储器的速度由高到低的次序是()。A、主存、Cache、硬盘、软盘B、硬盘、Cache、主存、软盘C、Cache、硬盘、主存、软盘D、Cache、主存、硬盘、软盘

考题 填空题对于Cache的两种写策略,执行“写”操作时,只写入Cache,仅当Cache中相应的块被替换时,才写回主存,称为()。执行“写”操作时,不仅写入Cache,而且也写入下一级存储器,称为()。

考题 问答题为什么要保持Cache内容与主存储器内容的一致性?为了保持Cache与主存储器内容的一致性应采取什么方法?

考题 多选题下面是主存储器和CAChe的比较,正确的有()A微机主存储器多数采用半导体动态存储器(DRAM),CAChe采用半导体静态存储器(SRAM)。这两种存储器中的信息均不能长期保留BCPU访问主存储器的速度快于访问CAChe的速度C在配有CAChe的计算机中,CPU每次访问存储器都首先访问CAChe,若欲访问的数据在CAChe中,则访问结束,否则,再访问主存储器,并把有关数据取人CACheDCAChe容量一般都小于主存储器

考题 单选题Pentium机中的寄存器、Cache、主存储器及辅存储器,其存取速度从高到低的顺序是()A 主存储器,Cache,寄存器,辅存B 快存,主存储器,寄存器,辅存C 寄存器,Cache,主存储器,辅存D 寄存器,主存储器,Cache,辅存

考题 填空题在Cache存储器中,CPU每次写Cache的同时,也写入主存,称这种更新主存块内容的方法为()法。

考题 填空题在Cache实现的两种写策略中,()的速度快,“写”操作能以Cache存储器速度进行,访存次数少;采用()总能保持Cache和主存内容的一致。

考题 填空题Cache存储器写操作时,只写入Cache,仅当需要块替换时,才将其写回主存,称这种修改主存块内容的方法为()法。