网友您好， 请在下方输入框内输入要搜索的题目：
题目内容
（请给出正确答案）
单选题
假定编译器将赋值语句“x＝x＋3；”转换为指令“add xaddt，3”，其中xaddt是x对应的存储单元地址，若执行该指令的计算机采用页式虚拟存储管理方式，并配有相应的TLB，且Cache使用直写（Write Through）方式，则完成该指令功能需要访问主存的次数至少是（ ）。
A
0
B
1
C
2
D
3
参考答案
参考解析
解析：
采用页式虚拟存储管理方式时，若页表全部放在内存中，则存取一个数据最少要访问两次内存：第一次是访问页表，得到所存取的数据或指令的物理地址；第二次根据该地址存取数据或指令。在配有TLB的页式虚拟管理方式中，如果给出的地址在TLB中，则直接根据该地址取数据或指令，仅需要一次访问内存。Cache使用直写方式时，计算完需要将数据写回到内存中，因此完成整个指令功能至少需要访问主存2次。
采用页式虚拟存储管理方式时，若页表全部放在内存中，则存取一个数据最少要访问两次内存：第一次是访问页表，得到所存取的数据或指令的物理地址；第二次根据该地址存取数据或指令。在配有TLB的页式虚拟管理方式中，如果给出的地址在TLB中，则直接根据该地址取数据或指令，仅需要一次访问内存。Cache使用直写方式时，计算完需要将数据写回到内存中，因此完成整个指令功能至少需要访问主存2次。
更多 “单选题假定编译器将赋值语句“x＝x＋3；”转换为指令“add xaddt，3”，其中xaddt是x对应的存储单元地址，若执行该指令的计算机采用页式虚拟存储管理方式，并配有相应的TLB，且Cache使用直写（Write Through）方式，则完成该指令功能需要访问主存的次数至少是（ ）。A 0B 1C 2D 3” 相关考题
考题
●操作控制器的功能是 (35) 。(35) A．产生时序信号B．从主存取出一条指令C．完成指令操作码译码D．从主存取出指令，完成指令操作码译码，并产生有关的操作控制信号，以解释执行该指令
考题
指令是用来规定计算机执行的操作和操作对象所在存储位置的一个______。其中操作码用来指出计算机应执行何种操作的一个______，操作数地址指出该指令所操作(处理)的对象(称为操作数)所在存储单元的地址。
考题
某计算机的存储系统由Cache-主存系统构成，Cache的存取周期为10ns，主存的存取周期为50ns。在CPU执行一段程序时，Cache完成存取的次数为4800次，主存完成存取的次数为200次，则CPU访问存储系统的平均访问时间是(30)ns，该Cache-主存系统的效率是(31)。A．10B．11.60C．11.68D．50
考题
在计算机指令系统中，通常采用多种确定操作数的方式。当操作数直接给出时，这种寻址方式叫做(2)；当操作数的地址由某个指定的变址寄存器的内容与位移量相加得到时，叫做(3)；如果操作数的地址是主存中与该指令地址无关的存储单元的内容，则叫做(4)。A．间接寻址B．相对寻址C．变址寻址D．立即数寻址
考题
在多级存储系统中，Cache处在CPU和主存之间，解决(55)问题。若Cache和主存的存取时间分别为T1和T2，Cache的命中率为H，则该计算机实际存取时间为(56)。当CPU向存储器执行读操作时，首先访问Cache，若命中，则从Cache中取出指令或数据，否则从主存中取出，送(57)：当CPU向存储器执行写操作时，为了使Cache的内容和主存的内容保持一致，若采用(58)法，则同时写入Cache和主存。由于Cache容量比主存容量小，因此当Cache满时，执行把主存信息向Cache写入，就要淘汰Cache中已有的信息，为了提高Cache的命中率，采用一种(59)替换算法。A．主存容量扩充B．主存和CPU速度匹配C．多个请求源访问主存D．BIOS存放
考题
使用Cache改善系统性能的依据是程序的局部性原理。程序中大部分指令是（ ）的。设某计算机主存的读／写时间为100ns，有一个指令和数据合一的Cache，已知该Cache的读／写时间为10ns，取指令的命中率为98%，取数的命中率为95%。在执行某类程序时，约有1/5指令需要额外存／取一个操作数。假设指令流水线在任何时候都不阻塞，则设置Cache后，每条指令的平均读取时间约为（ ）ns。A.顺序存储、顺序执行 B.随机存储、顺序执行 C.顺序存储、随机执行 D.随机存储、随机执行 A.12.3 B.14.7 C.23.4 D.26.3
考题
使用 Cache 改善系统性能的依据是程序的局部性原理。程序中大部分指令是（60）的。设某计算机主存的读／写时间为 100ns，有一个指令和数据合一的 Cache，已知该 Cache的读／写时间为 10ns，取指令的命中率为 98%，取数的命中率为 95%。在执行某类程序时，约有 1/5 指令需要额外存／取一个操作数。假设指令流水线在任何时候都不阻塞，则设置 Cache 后，每条指令的平均读取时间约为（61）ns。A.顺序存储、顺序执行
B.随机存储、顺序执行
C.顺序存储、随机执行
D.随机存储、随机执行
考题
关于计算机程序的下列叙述中，错误的是（）A、程序由指令（语句）组成B、程序中的指令（语句）都是计算机能够理解和执行的C、启动运行某个程序，就是由CPU执行该程序中的指令（语句）D、CPU可以直接执行外存储器中程序的指令（语句）
考题
问答题某计算机存储器按字节编址，虚拟（逻辑）地址空间大小为16MB，主存（物理）地址空间大小为1MB，页面大小为4KB；Cache采用直接映射方式，共8行；主存与Cache之间交换的块大小为32B。系统运行到某一时刻时，页表的部分内容和Cache的部分内容分别如图1、图2所示，图中页框号及标记字段的内容为十六进制形式。图1 页表的部分内容图2 Cache的部分内容 请回答下列问题。 （1）虚拟地址共有几位，哪几位表示虚页号？物理地址共有几位，哪几位表示页框号（物理页号）？ （2）使用物理地址访问Cache时，物理地址应划分哪几个字段？要求说明每个字段的位数及在物理地址中的位置。 （3）虚拟地址001C60H所在的页面是否在主存中？若在主存中，则该虚拟地址对应的物理地址是什么？访问该地址时是否Cache命中？要求说明理由。 （4）假定为该机配置一个4路组相联的TLB，该TLB共可存放8个页表项，若其当前内容（十六进制）如图3所示，则此时虚拟地址024BACH所在的页面是否在主存中？要求说明理由。图3 TLB的部分内容
考题
问答题假定某计算机的CPU主频为80MHz，CPI为4，并且平均每条指令访存1.5次，主存与Cache之间交换的块大小为16B，Cache的命中率为99%，存储器总线宽度为32位。请回答下列问题。 （1）该计算机的MIPS数是多少？平均每秒Cache缺失的次数是多少？在不考虑DMA传送的情况下，主存带宽至少达到多少才能满足CPU的访存要求？ （2）假定在Cache缺失的情况下访问主存时，存在0.0005%的缺页率，则CPU平均每秒产生多少次缺页异常？若页面大小为4KB，每次缺页都需要访问磁盘，访问磁盘时DMA传送采用周期挪用方式，磁盘I/O接口的数据缓冲寄存器为32位，则磁盘I/O接口平均每秒发出的DMA请求次数至少是多少？ （3）CPU和DMA控制器同时要求使用存储器总线时，哪个优先级更高？为什么？ （4）为了提高性能，主存采用4体交叉存储模式，工作时每1/4个存储周期启动一个体。若每个体的存储周期为50ns，则该主存能提供的最大带宽是多少？
热门标签
最新试卷