Verilog HDL中整数型常量是不可以综合的。() 此题为判断题(对，错)。

题目内容（请给出正确答案）

Verilog HDL中整数型常量是不可以综合的。()

此题为判断题(对，错)。

参考答案

考题 8、在Verilog语言中，12是用十进制数表示的整数型常量。

查看答案

考题 verilog中，关键词parameter用来定义一个可变常量。

查看答案

考题 17、成为IEEE标准的HDL是（）A．ABEL-HDLB．AHDLC．VHDLD．verilog

查看答案

考题 9、Verilog 语言引用的子模块可以是一个设计好的Verilog 模块，也可以是别的HDL语言如VHDL语言设计的元件，还可以是IP核模块。

查看答案

考题 Verilog 语言引用的子模块可以是一个设计好的Verilog 模块，也可以是别的HDL语言如VHDL语言设计的元件，还可以是IP核模块。

查看答案

考题 Verilog 语言引用的子模块可以是一个设计好的Verilog 模块，也可以是别的HDL语言如VHDL语言设计的元件，还可以是IP核模块

查看答案

考题 11、Verilog 语言引用的子模块可以是一个设计好的Verilog 模块，也可以是别的HDL语言如VHDL语言设计的元件，还可以是IP核模块

查看答案

考题在Verilog语言中，12是用十进制数表示的整数型常量。

查看答案

考题 Verilog中的常量包括（）、实数和字符串。A．wireB．regC．存储器D．整数

查看答案

热门标签