网友您好， 请在下方输入框内输入要搜索的题目：
题目内容
（请给出正确答案）
计算题：假设高速缓存Cache工作速度为主存的5倍，且Cache被访问命中的概率为90%，则采用Cache后，能使整个存储系统获得多高的加速比？
参考答案
更多 “计算题：假设高速缓存Cache工作速度为主存的5倍，且Cache被访问命中的概率为90%，则采用Cache后，能使整个存储系统获得多高的加速比？” 相关考题
考题
共用题干题某计算机的Cache采用相联映像，Cache容量为16KB，每块8个字，每个字32位，并且将Cache中每4块分为一组。若主存最大容量为4GB且按字节编址，则主存地址应为（1）位，组号应为（2）位。若Cache的命中率为0.95，且Cache的速度是主存的5倍，那么与不采用Cache相比较，采用Cache后速度大致提高到（3）倍。空白（1）处应选择（）A.24B.32C.36D.40
考题
存储系统的分级结构按速度排序(用>表示速度更快),下列正确的是()
A、cache>主存>光盘>磁盘B、cache>磁盘>主存>光盘C、cache>主存>磁盘>光盘D、cache>光盘>磁盘>主存
考题
● 在Cache-主存两级存储体系中，关于Cache的叙述，错误的是 （15） 。（15）A. Cache设计的主要目标是在成本允许的情况下达到较高的命中率，使存储系统具有最短的平均访问时间B. Cache设计的一个重要原则是在争取获得较快的存取速度和花费较低的存储成本之间达到合理的折衷C. 除了 Cache 容量和块的大小，地址相联方式和替换策略也会影响 Cache的命中率D. 在速度要求较高的场合采用直接映像，在速度要求较低的场合采用组相联或全相联
考题
●假设高速缓存Cache工作速度为主存的5倍，且Cache被访问命中的概率为90%，则采用Cache后，能使整个存储系统获得加速比Sp为 (1) 。(1) A．3.57B．5C．4.21D．5.17
考题
某机主存容量为16MB，cache容量为16KB，主存与cache每块都分为16B，主存与cache地址变换采用直接映像方法。这种映像方法优点是算法简单，缺点是(1)。若访问的主存单元为B4AF45H，而且该单元已经装入cache，则cache的地址是(2)。A．转换方法复杂B．转换速度较慢C．cache利用不充分D．转换方法不直观
考题
在CPU和主存间设置cache存储器主要是为了(14)。若使用基于数据内容进行访问的存储设备作为cache时，能更快决定是否命中。这种地址映射方法称为(15)映射。CPU向cache执行写操作时，可以同时写回主存储器或者仅当cache中该数据被淘汰时才写回主存储器，前者称为(16)，而后者称为(17)。若cache的存取速度是主存存取速度的10倍，且命中率可达到0.8，则CPU对该存储系统的平均存取周期为(18)T(T为主有的存取周期)。A．扩充主存容量B．解决CPU和主存的速度匹配C．提高可靠性D．增加CPU访问的并行度
考题
高速缓存Cache与主存间采用全相联地址映像方式，高速缓存的容量为4MB，分为4块，每块1MB，主存容量为256MB。若主存读写时间为30ns，高速缓存的读写时间为3ns，平均读写时间为3.27ns，则该高速缓存的命中率为(1)%。若地址变换表中相联存储器的88H对应的cache块号为01B，则主存地址为8888888H时，高速缓存地址为(2)。(1)A．90B．95C．97D．99
考题
某计算机的存储系统由Cache-主存系统构成，Cache的存取周期为10ns，主存的存取周期为50ns。在CPU执行一段程序时，Cache完成存取的次数为4800次，主存完成存取的次数为200次，则CPU访问存储系统的平均访问时间是(30)ns，该Cache-主存系统的效率是(31)。A．10B．11.60C．11.68D．50
考题
在Cache-主存两级存储体系中，关于Cache的叙述，错误的是(11)。A.Cache设计的主要目标是在成本允许的情况下达到较高的命中率，使存储系统具有最短的平均访问时间B.Cache设计的一个重要原则是在争取获得较快的存取速度和花费较低的存储成本之间达到合理的折衷C.除了Cache容量和块的大小，地址相联方式和替换策略也会影响Cache的命中率D.在速度要求较高的场合采用直接映像，在速度要求较低的场合采用组相联或全相联 试题11分析
考题
一个设有cache的存储系统中，若主存容量为512KB，cache容量为2KB，每次交换的数据块长度为16B。主存数据调入cache时，为了区分是主存哪个部分哪个字块调入cache中哪个字块位置。因此在cache存储器中还需存放调入主存字块的特征，即cache字块标志(主存高位地址)。cache地址映像若采用直接映像方式，本题中cache字块标志是(1)位，若采用全相联地址映像方式，则cache字块标志是(2)位。A．7B．8C．12D．19
考题
在多级存储系统中，Cache处在CPU和主存之间，解决(55)问题。若Cache和主存的存取时间分别为T1和T2，Cache的命中率为H，则该计算机实际存取时间为(56)。当CPU向存储器执行读操作时，首先访问Cache，若命中，则从Cache中取出指令或数据，否则从主存中取出，送(57)：当CPU向存储器执行写操作时，为了使Cache的内容和主存的内容保持一致，若采用(58)法，则同时写入Cache和主存。由于Cache容量比主存容量小，因此当Cache满时，执行把主存信息向Cache写入，就要淘汰Cache中已有的信息，为了提高Cache的命中率，采用一种(59)替换算法。A．主存容量扩充B．主存和CPU速度匹配C．多个请求源访问主存D．BIOS存放
考题
● 某计算机的存储系统由Cache-主存系统构成，Cache的存取周期为10ns，主存的存取周期为50ns。在CPU执行一段程序时，Cache完成存取的次数为4800次，主存完成存取的次数为200次，则CPU 访问存储系统的平均访问时间是 （30） ns，该Cache -主存系统的效率是 （31） 。（30）A. 10B. 11.60C. 11.68D. 50（31）A. 0.856B. 0.862C. 0.958D. 0.960
考题
以下关于计算机系统中高速缓存（Cache)的说法中，正确的是（9）A.Cache 的容量通常大于主存的存储容量
B.通常由程序员设置 Cache 的内容和访问速度
C.Cache 的内容是主存内容的副本
D.多级 Cache 仅在多核 CPU 中使用
考题
假设某计算机的存储系统由Cache和主存组成。某程序执行过程中访存1000次，其中访问Cache缺失(未命中)50次，则Cache的命中率是()。A.5%
B.9.5%
C.50%
D.95%
考题
在Cache和主存构成的两级存储系统中，Cache的存取时间为100ns，主存的存取时间为1μs，Cache访问失败后CPU才开始访存。如果希望Cache-主存系统的平均存取时间不超过Cache存取时间的15%，则Cache的命中率至少应为()。A.95%
B.98%
C.98.5%
D.99.5%
考题
在Cache和主存构成的两级存储体系中，主存与Cache同时访问，Cache的存取时间是100ns，主存的存取时间是1000ns，如果希望有效(平均)存取时间不超过Cache存取时间的115%，则Cache的命中率至少应为()。A.90%
B.98%
C.95%
D.99%
考题
在计算机系统中，以下关于高速缓存（Cache）的说法正确的是（ ）。A.Cache的容量通常大于主存的存储容量
B.通常由程序员设置Cache的内容和访问速度
C.Cache的内容是主存内容的副本
D.多级Cache仅在多核CPU中使用
考题
在高速缓存（Cache）—主存储器构成的存储系统中（ ）。A.主存地址到Cache地址的变换由硬件完成，以提高速度
B.主存地址到Cache地址的变换由软件完成，以提高灵活性
C.Cache的命中率随其容量增大线性地提高
D.Cache的内容在任意时刻与主存内容完全一致
考题
下面关于计算机Cache的论述中，正确的是（ ）。A.Cache是一种介于主存和辅存之间的存储器，用于主辅存之间的缓冲存储
B.如果访问Cache不命中，则用从内存中取到的字节代替Cache中最近访问过的字节
C.Cache的命中率必须很高，一般要达到90％以上
D.Cache中的信息必须与主存中的信息时刻保持一致
考题
下面是主存储器和CAChe的比较，正确的有（）A、微机主存储器多数采用半导体动态存储器（DRAM），CAChe采用半导体静态存储器（SRAM）。这两种存储器中的信息均不能长期保留B、CPU访问主存储器的速度快于访问CAChe的速度C、在配有CAChe的计算机中，CPU每次访问存储器都首先访问CAChe，若欲访问的数据在CAChe中，则访问结束，否则，再访问主存储器，并把有关数据取人CACheD、CAChe容量一般都小于主存储器
考题
某计算机的存储系统由Cache、主存和用于虚拟存储的磁盘组成。CPU总是从Cache中获取数据。若所访问的字在Cache中，则存取它只需要20ns，将所访问的字从主存装入Cache需要60ns，而将它从磁盘装入主存则需要1200us。假定Cache的命中率为90%，主存的命中率为60%，计算该系统访问一个字的平均存取时间。
考题
单选题假设某计算机的存储系统由Cache和主存组成。某程序执行过程中访存1000次，其中访问Cache缺失（未命中）50次，则Cache的命中率是（ ）。A
5%B
9.5%C
50%D
95%
考题
单选题假设某计算机按字编址，Cache有4个行，Cache和主存之间交换的块大小为1个字。若Cache的内容初始为空，采用2路组相联映射方式和LRU替换算法，当访问的主存地址依次为0，4，8，2，0，6，8，6，4，8时，命中Cache的次数是（ ）。A
1B
2C
3D
4
热门标签
最新试卷