网友您好， 请在下方输入框内输入要搜索的题目：
题目内容
（请给出正确答案）
假设主频为100MHz的微处理器以非流水线方式访问存取时间为50ns的DRAM存储器，则在T1周期与T2周期之间至少应插入【 】个等待状态。
参考答案
更多 “ 假设主频为100MHz的微处理器以非流水线方式访问存取时间为50ns的DRAM存储器，则在T1周期与T2周期之间至少应插入【 】个等待状态。 ” 相关考题
考题
假设主频为66MHz的Pentium微处理器以非流水线方式访问存取时间为60ns的 DRAM存储器，则在T1周期与T2周期之间至少应插入______等待状态。A．1个B．2个C．4个D．6个
考题
1、假设CPU执行某段程序时，共访问Cache2500次，访问主存50次，已知Cache的存取周期为50ns，主存的存取周期为200ns。Cache-主存系统的命中率为（）。A．0.02B．0.94C．0.98D．0.96
考题
2、假设CPU执行某段程序时，共访问Cache2500次，访问主存50次，已知Cache的存取周期为50ns，主存的存取周期为200ns。Cache-主存系统的平均访问时间为（）。A．53nsB．49nsC．56nsD．54ns
考题
某CPU主频为100MHz，每个指令周期为2.5个CPU周期，该机平均指令执行速度为多少MIPS？
热门标签
最新试卷