网友您好， 请在下方输入框内输入要搜索的题目：
题目内容
（请给出正确答案）
基于嵌入式WEB的应用系统中，构件设计阶段需要设计支持以太网通信的电路，包括以太网控制电路及以太网____【39】___电路。若选用的以太网控制芯片为AX88796芯片，并用S3C2410芯片的nGCS2引脚连接到AX88796芯片的片选引脚上（即CS引脚上，CS低电平有效），那么，AX88796芯片内部寄存器的读/写地址，其首地址是___【40】____。
参考答案
更多 “ 基于嵌入式WEB的应用系统中，构件设计阶段需要设计支持以太网通信的电路，包括以太网控制电路及以太网____【39】___电路。若选用的以太网控制芯片为AX88796芯片，并用S3C2410芯片的nGCS2引脚连接到AX88796芯片的片选引脚上（即CS引脚上，CS低电平有效），那么，AX88796芯片内部寄存器的读/写地址，其首地址是___【40】____。 ” 相关考题
考题
如下图所示，若低位地址(/AO～A11)接在内存芯片地址引脚上，高位地址(A12～ A19)进行片选译码(其中，A14和A16没有参加译码)，且片选信号低电平有效，则对下图所示的译码器，不属于此译码空间的地址为(36)。A．AB000H～ABFFFHB．BB000H～BBFFFHC．EF000H～EFFFFHD．FE000H～FEFFFH
考题
μPD424256的容量为256K×4bit，即芯片内部有256K个存储单元，每个存储单元可存储4位信息。下面关于μPD424256的叙述中，正确的是( )。A．芯片内部有256K个存储单元，因此芯片有18个地址引脚B．芯片的RAS和CAS选通信号主要用于DRAM的刷新C．芯片的数据线有4根，但为减少芯片的引脚数，它们与18个地址信号中的低4位地址线是分时复用的D．DRAM芯片中的存储单元除像μPD424256那样存储4位信息外，有的DRAM芯片中的存储单元存储1位信息，有些存储8位信息
考题
阅读下列说明和图，回答问题1和问题2，将解答填入答题纸的对应栏内。【说明】在嵌入式系统设计中，李工使用某嵌入式处理器和对应的以太网芯进行带有网络功能的单板实现，该电路中还包含DDR、Flash等存储芯片和相应的外围控制芯片。图2-1为所选用嵌入式处理器的存储模块存储地址总线变换示意图，图2-2为咀太网芯片外围设计的相关原理示意图，图2—3为用户在该嵌入式单板系统上实现内部嵌入式Web服务器的流程示意图。在该嵌入式处理器的存储系统设计中，嵌入式处理器内部包含SAI25:OJ（从高到低）共26根系统地址总线，外部使用22根数据线和外部存储设备进行连接。嵌入式处理器和以太网芯片之间的交互接口为MJI（Media Independent Interface]接口，包含数据线和控制线。数据线分为收发两个方向：其中RXD[3:0]为并行数据接收线．RXCLK为对应的时钟线：IXD[3:0]为并行数据发送线，TXCLK为对应的时钟线。MDIO和MDC为控制线，通过其进行以太网芯片的配置。以太网芯片的最大通信频率由其外围的晶振频率和收发数据线的并行数目决定。在嵌入式系统设计中，嵌入式处理器和以太网芯片之间可以设计为一对多的方式，每个以太网控制器都有一个PHYID，该PHYID依赖于以太网芯片周边的电路设计。在图2-2的设计中，该以太网芯片的PHYID由图中的PHYID[4:0]五个管脚来定。对于该以太网芯片而言，PHYID[4:0]在启动时是作为PHYID选择控制使用，在启动后是作为其它指示功能使用。PHYID的晟大值是31（五位）．最小是0，由PHYID[4:0]从高位到低位决定，对应管脚为高电平时对应的值为1，低电平时对应的值为0。【问题1】（9分）如图2一l所示，用户可以通过寄存器将存储总线变换方式配置为字节模式（8位模式），半字模式(16位模式)或者字模式（32位模式）中的任何一种，不同模式下，所使用到的地址线不同。在图2-1中的，①、②，和③分别对应的地址线连接应该依次是(l)。A SA2-SA23.SAl-SA22.SAO-SA21B SAO-SA21, SA2-SA23 .SAI-SA22C SAI-SA22. SA2-SA23 .SAO-SA21D SAO-SA21. SAI-SA22. SA2-SA23根据图2-2的网络部分相关电路设计，可以知道该嵌入式处理器的网络通信中，最大通信频率是(2)Mbps.A.10000 B1000 C.100 D.10如果该网络芯片工作在100Mbps，那么在图2—2的设计中，RXCLK的工作频率应该是(3)Mbps根据图2-2的电路和题目说明，在该电路中，以太网芯片的PHYID应该是(4)。【问题2】（6分，每空1.5分）在图2-3中，为了实现嵌入式Web服务器和对应的请求流程，李工设计了该流程示意图，根据网络通信的过程，从下面选项中选择合适的处理过程，填充图2-3中的空(1)～(4).空(1)～(4)备选答案：A．创建TCP socket套接字B关闭socket套接字C．accept尝试建立TCP连接D. HTTP服务E数据发送处理F数据接收处理G．bind绑定套接字H．本地其它服务处理I．listen侦听客户套接字J．创建UDP socket套接字
考题
存储器进行位扩展时，需多个存储器芯片来构成所需要的存储空间。其电路连接方法是（）。A、各芯片的同名地址线、控制线、数据线并联，片选线分别接出B、各芯片的同名地址线、控制线、片选线并联，数据线分别接出C、各芯片的同名地址线、数据线并联，控制线和片选线分别接出D、各芯片的同名地址线、控制线并联，数据线和片选线分别接出
考题
若某个嵌入式系统设计了支持以太网通信的接口电路，选用AX88796作为以太网控制器芯片，其片选信号CS引脚连到S3C2410芯片的nGCS2上。那么，读写AX88796芯片内部寄存器的首地址是（）。A、0x00000000B、0x08000000C、0x10000000D、0x18000000
考题
写出下列存储器芯片（非DRAM）基本地址范围。这些芯片各需要几位地址线实现片内寻址？若要组成64KB的存储器需要几片？ 1）4416芯片 2）6116芯片 3）27128芯片 4）62256芯片
考题
已知某RAM芯片的容量为4K×4b，该芯片有数据线D3～D0，地址线A11～A0，读写控制线WE和片选信号线CS。若用这种RAM芯片构成0000H～1FFFH与6000H～7000HRAM1与RAM2两个寻址空间的内存区，需要几块这种RAM芯片？共分几个芯片组？该RAM芯片有几根地址线？几根数据线？
考题
单选题某型NAND Flash芯片的地址线和数据线是复用的，它具有的部分引脚为ALE、CE、RE、R/B，如果下面每一个选项是用于简述这些引脚的功能的，其中完全正确的是（）A
低电平有效的芯片使能、命令锁存允许、准备就绪/忙输出、读使能/写使能B
命令锁存允许、低电平有效的写保护、低电平有效的芯片使能、地址锁存允许C
地址锁存允许、低电平有效的芯片使能、低电平有效的读使能、准备就绪/忙输出D
准备就绪/忙输出、低电平有效的读使能、低电平有效的写使能、命令锁存允许
考题
问答题已知一个SRAM芯片的容量为8K×8b，该芯片有一个片选信号引脚和一个读/写控制引脚，问该芯片至少有多少个引脚？地址线多少条？数据线多少条？
热门标签
最新试卷