网友您好， 请在下方输入框内输入要搜索的题目：
题目内容
（请给出正确答案）
若READY为低电平，此时CPU执行哪一个周期？（）
- A、T3周期
- B、等待的时钟周期TW
- C、T4周期
- D、T1周期
参考答案
更多 “若READY为低电平，此时CPU执行哪一个周期？（）A、T3周期B、等待的时钟周期TWC、T4周期D、T1周期” 相关考题
考题
当DMA控制器向8086CPU请求使用总线后，下列说法正确的是A.CPU时钟周期执行结束后响应B.CPU等待周期执行结束后响应C.CPU指令周期执行结束后响应D.CPU总线周期执行结束后响应
考题
在CPU执行一段程序的过程中，Cache的存取次数为4600次，由主存完成的存取次数为400次。若Cache的存取周期为5ns，主存的存取周期为25ns，则CPU的平均访问时间为______ns。A．5.4B．6.6C．8.8D．9.2
考题
在CPU执行一段程序的过程中，cache的存取次数为3800次，由主存完成的存取次数为200次。若cache的存取周期为5ns，主存的存取周期为25ns，则cache的命中率为(1)；CPU的平均访问时间为(2)ns。A．0.93B．0.95C．0.97D．0.99
考题
若8088CPU工作在最小方式，则执行指令MOVDATA，DL时其引脚信号错误！未找到引用源。和错误！未找到引用源。的电平应是（）。A.错误！未找到引用源。为低电平，错误！未找到引用源。为低电平
B.错误！未找到引用源。为低电平，错误！未找到引用源。为高电平
C.错误！未找到引用源。为高电平，错误！未找到引用源。为低电平
D.错误！未找到引用源。为高电平，错误！未找到引用源。为高电平
考题
CPU的工作周期为20ns，主存存取周期为10ns，此时DMA接口适合采用()方式与CPU共享主存。A.停止CPU访问主存
B.周期挪用
C.DMA与CPU交替访存
D.以上无正确选项
考题
INTEL 8088 CPU可以访问的存储器空间可达1M，使用的地址信号线为A19～A0，CPU执行一次存储器读操作时，有效控制信号是（）。A、RD低电平，WR三态，M/IO低电平B、RD三态，WR低电平，M/IO高电平C、RD低电平，WR高电平，M/IO高电平D、RD高电平，WR低电平，M/IO高电平
考题
若8086CPU工作于最小模式，试指出当CPU完成将AH的内容送到物理地址为91001H的存储单元操作时，以下哪些信号应为低电平：M/IO、RD、WR、BHE/S、7DT/R。若CPU完成的是将物理地址91000H单元的内容送到AL中，则上述哪些信号应为低电平。若CPU为8088呢？
考题
某机字长16位，CPU地址总线18位，数据总线16位，存储器按字编址，CPU的控制信号线有：MREQ#（存储器访问请求，低电平有效），R/W#（读写控制，低电平为写信号，高电平为读信号）。试问：【＊＊，★，包捷5.2，编号3.3，3.5.2】
该机主存采用64K×1位的DRAM芯片（内部为4个128×128阵列）构成最大主存空间，则共需（）个芯片；若采用异步刷新方式，单元刷新间隔为2ms，则刷新信号的周期为（）。
考题
8086的准备就绪信号READY是（）。A、输入信号，当READY=L（低电平）时，CPU将插入等待周期TWB、输入信号，当READY=H（高电平）时，CPU将插入等待周期TWC、输出信号，当READY=H（高电平）时，CPU将插入等待周期TWD、输出信号，当READY=L（低电平）时，CPU将插入等待周期TW
考题
问答题某机字长16位，CPU地址总线18位，数据总线16位，存储器按字编址，CPU的控制信号线有：MREQ#（存储器访问请求，低电平有效），R/W#（读写控制，低电平为写信号，高电平为读信号）。试问：【＊＊，★，包捷5.2，编号3.3，3.5.2】
该机主存采用64K×1位的DRAM芯片（内部为4个128×128阵列）构成最大主存空间，则共需（）个芯片；若采用异步刷新方式，单元刷新间隔为2ms，则刷新信号的周期为（）。
考题
填空题在总线操作周期中，8088CPU会在第（）个时钟周期的前沿测试（）引脚，如果测到无放低电平，CPU（）
热门标签
最新试卷