网友您好， 请在下方输入框内输入要搜索的题目：

题目内容 （请给出正确答案）

假设某程序中Load指令占26％，Store指令占9％，则写操作在所有访存操作中所占 的比例为（）,写操作在访问数据Cache操作中所占的比例为（）。

参考答案

更多 “假设某程序中Load指令占26％，Store指令占9％，则写操作在所有访存操作中所占 的比例为（）,写操作在访问数据Cache操作中所占的比例为（）。” 相关考题
考题 ●设某流水线计算机主存的读／写时间为100ns，有一个指令和数据合一的Cache，已知该Cache的读/写时间为10ns，取指令的命中率为98％，取数的命中率为95％。在执行某类程序时，约有1／5指令需要存／取一个操作数。假设指令流水线在任何时候都不阻塞，则设置Cache后，每条指令的平均访存时间约为 (14) 。(14) A．12nsB．15 nsC．18 nsD．120ns
查看答案
考题 记分牌需要监测源操作数寄存器中数据的有效性,如果前面已流出的还在运行的指令不对本指令的源操作数寄存器进行写操作,或者一个正在工作的功能部件已经完成了对这个寄存器的写操作,那么此操作数有效。当操作数有效后,记分牌将启动本指令的功能部件读操作数并开始执行。解决了数据的先写后读(RAW)相关指的是()。 A.流出B.读操作数C.执行D.写结果
查看答案
考题 指令中操作码所占的位数反映了一台机器最多允许的指令条数。若操作码占7位,则机器最多允许()条指令。 A.256B.64C.14D.128
查看答案
考题 在访问4字节数组时常使用指令MOV EAX,[ESI*4]，该指令中源操作数采用的寻址方式是比例【 】寻址。
查看答案
考题 使用Cache改善系统性能的依据是程序的局部性原理。程序中大部分指令是（ ）的。设某计算机主存的读／写时间为100ns，有一个指令和数据合一的Cache，已知该Cache的读／写时间为10ns，取指令的命中率为98%，取数的命中率为95%。在执行某类程序时，约有1/5指令需要额外存／取一个操作数。假设指令流水线在任何时候都不阻塞，则设置Cache后，每条指令的平均读取时间约为（ ）ns。A.顺序存储、顺序执行 B.随机存储、顺序执行 C.顺序存储、随机执行 D.随机存储、随机执行 A.12.3 B.14.7 C.23.4 D.26.3
查看答案
考题 在CPU中控制部件的主要作用是( )。A.按微操作信号控制计算机中的所有部件按指令操作 B.实现指令所指定的各种算术和逻辑运算操作 C.存放指令、指令地址、操作数及运算结果等 D.连接CPU内部各部件，为信息传送提供通路
查看答案
考题 使用 Cache 改善系统性能的依据是程序的局部性原理。程序中大部分指令是（60）的。设某计算机主存的读／写时间为 100ns，有一个指令和数据合一的 Cache，已知该 Cache的读／写时间为 10ns，取指令的命中率为 98%，取数的命中率为 95%。在执行某类程序时，约有 1/5 指令需要额外存／取一个操作数。假设指令流水线在任何时候都不阻塞，则设置 Cache 后，每条指令的平均读取时间约为（61）ns。A.顺序存储、顺序执行 B.随机存储、顺序执行 C.顺序存储、随机执行 D.随机存储、随机执行
查看答案
考题 使用 Cache 改善系统性能的依据是程序的局部性原理。程序中大部分指令是（请作答此空）的。设某计算机主存的读／写时间为 100ns，有一个指令和数据合一的 Cache，已知该 Cache的读／写时间为 10ns，取指令的命中率为 98%，取数的命中率为 95%。在执行某类程序时，约有 1/5 指令需要额外存／取一个操作数。假设指令流水线在任何时候都不阻塞，则设置 Cache 后，每条指令的平均读取时间约为（ ）ns。A.12.3 B.14.7 C.23.4 D.26.3
查看答案
考题 在MIPS的指令流水线中，可能发生的冲突有（）A、同一条指令的读操作与写操作之间的写后读冲突。B、先流入的指令的写操作与后流入的指令的读操作之间的写后读冲突C、后流入的指令的写操作与先流入的指令的读操作之间的读后写冲突D、两条指令的写操作之间的写后写冲突
查看答案
考题 DLX指令可以分为4种类型，即LOAD和STORE操作、（）、分支和跳转操作和（）。
查看答案
考题 在Cache实现的两种写策略中，（）的速度快，“写”操作能以Cache存储器速度进行，访存次数少；采用（）总能保持Cache和主存内容的一致。
查看答案
考题 在操作系统中，除赋初值外，对信号量仅能操作的两种原语是（）。A、存操作、取操作B、读操作、写操作C、P操作、V操作D、输入操作、输出操作
查看答案
考题 指令中操作码所占的位数反映了一台机器最多允许的指令条数。若操作码占7位，则机器最多允许（）条指令。A、256B、64C、14D、128
查看答案
考题 在DLX中，所有的ALU指令都是（）型指令。可以对DLX的所有通用寄存器和浮点寄存器进行LOAD和STORE操作，但是对（）的LOAD操作没有任何效果。
查看答案
考题 由于DLX是一种LOAD/STORE结构的指令集结构，所以对存储器的访问是通过（）和（）之间的数据传送操作来完成。
查看答案
考题 对于Cache的两种写策略，执行“写”操作时，只写入Cache，仅当Cache中相应的块被替换时，才写回主存，称为（）。执行“写”操作时，不仅写入Cache，而且也写入下一级存储器，称为（）。
查看答案
考题 在DLX指令实现的简单数据通路中，在ID周期中，指令的（）操作和（）操作是并行进行的。
查看答案
考题 除法指令DIV的格式中，只有一个源操作数。若其类型属性为字节，则目的操作数在（）中；若其类型属性为字，则目的操作数在（）中。
查看答案
考题 在CPU中控制部件的主要作用是（）。A、按微操作信号控制计算机中的所有部件按指令操作B、实现指令所指定的各种算术和逻辑运算操作C、存放指令、指令地址、操作数及运算结果等D、连接CPU内部各部件，为信息传送提供通路
查看答案
考题 在静态下运行的操作系统程序中，只能在管态下执行而不能在算态下执行的特殊机器指令是（）。A、特权指令B、系统调用指令C、陷阱指令D、访管指令
查看答案
考题 填空题在DLX中，所有的ALU指令都是（）型指令。可以对DLX的所有通用寄存器和浮点寄存器进行LOAD和STORE操作，但是对（）的LOAD操作没有任何效果。
查看答案
考题 单选题在同一个机器周期内，CPU不能同时进行的操作是（）。A 程序空间读操作和数据空间的读操作B 程序空间写操作和程序空间的读操作C 数据空间读操作和数据空间的写操作D 程序空间读操作和数据空间的写操作
查看答案
考题 单选题在MIPS的指令流水线中，可能发生的冲突有（）A 同一条指令的读操作与写操作之间的写后读冲突。B 先流入的指令的写操作与后流入的指令的读操作之间的写后读冲突C 后流入的指令的写操作与先流入的指令的读操作之间的读后写冲突D 两条指令的写操作之间的写后写冲突
查看答案
考题 填空题在Cache实现的两种写策略中，（）的速度快，“写”操作能以Cache存储器速度进行，访存次数少；采用（）总能保持Cache和主存内容的一致。
查看答案
考题 填空题DLX指令可以分为4种类型，即LOAD和STORE操作、（）、分支和跳转操作和（）。
查看答案
考题 单选题指令中操作码所占的位数反映了一台机器最多允许的指令条数。若操作码占7位，则机器最多允许（）条指令。A 256B 64C 14D 128
查看答案
考题 填空题假设某程序中Load指令占26％，Store指令占9％，则写操作在所有访存操作中所占 的比例为（）,写操作在访问数据Cache操作中所占的比例为（）。
查看答案
热门标签
最新试卷