网友您好, 请在下方输入框内输入要搜索的题目:

题目内容 (请给出正确答案)

试用计数器74X161设计一个同步六十进制计数器。要求采用两种不同的方法。


参考答案和解析
如下图所示,可用反馈清零法(a)或反馈置数法(b)予以实现。
更多 “试用计数器74X161设计一个同步六十进制计数器。要求采用两种不同的方法。” 相关考题
考题 设计一个6进制的同步计数器,需要几个触发器。() A.3B.4C.5D.6

考题 把一个5进制计数器与一个10进制计数器串联可得到15进制计数器。()

考题 若希望采用触发器设计一个六进制同步计数器,故需要()个触发器。 A、3B、2C、6D、4

考题 试用上升沿JK触发器构成同步3位二进制加法计数器,要求画出逻辑电路图。

考题 试用74LS161采用反馈置数法组成十进制计数器。

考题 试用2 片74LS160组成六十进制计数器

考题 试用 74LS160采用反馈清零法组成七进制计数器。

考题 A.同步二进制加法计数器 B.同步四进制加法计数器 C.同步三进制计数器 D.同步三进制减法计数器

考题 A.异步二进制计数器 B.同步三进制计数器 C.异步四进制计数器 D.同步五进制计数器

考题 由四位二进制同步计算器74161构成的逻辑电路如图所示,该电路的逻辑功能 为( )。 A.同步256进制计数器 C.同步217进制计数器 B.同步243进制计数器 D.同步196进制计数器

考题 A.同步二进制加法计数器 B.同步二进制减法计数器 C.异步二进制减法计数器 D.异步二进制加法计数器

考题 图所示逻辑电路,设触发器的初始状态均为0,当 时,该电路实现的逻辑功能是(  )。 A.同步十进制加法计数器 B.同步八进制加法计数器 C.同步六进制加法计数器 D.同步三进制加法计数器

考题 图所示逻辑电路,设触发器的初始状态均为“0”。当RD=1时,该电路的逻辑功能为(  )。 A.同步八进制加法计数器 B.同步八进制减法计数器 C.同步六进制加法计数器 D.同步六进制减法计数器

考题 为了提高二进制计数器的工作速度,需采用同步二进制计数器

考题 集成计数器74LS192是()计数器。A、异步十进制加法B、同步十进制加法C、异步十进制减法D、同步十进制可逆

考题 把一个三进制计数器和一个四进制计数器串联起来可构成()。A、七进制计数器B、12进制计数器C、14进制计数器D、24进制计数器

考题 计数器按计数工作方式分为()。A、同步计数器和异步计数器B、二进制计数器和非二进制计数器C、加法计数器和减法计数器D、扭环形计数器和环形计数器

考题 电路中各触发器状态改变有先有后是异步的,用它作成的计数器是()。A、同步计数器B、异步计数器C、二进制计数器D、四进制计数器

考题 集成计数器构成N进制计数器有哪几种方法?异步计数器结构与同步计数器有何不同?

考题 同步二进制计数器的电路比异步二进制计数器复杂,所以实际应用中较少使用同步二进制计数器。

考题 用集成计数器设计n进制计数器时,不宜采用()方法。A、置最小数B、反馈复位C、反馈预置D、时钟禁止

考题 根据计数器中各触发器状态更新的情况不同,将计数器分为()两种类型。A、可逆计数器B、循环计数器C、同步计数器D、异步计数器

考题 74LS160是()。A、同步计数器B、异步计数器C、十进制计数器D、二进制计数器

考题 单选题用集成计数器设计n进制计数器时,不宜采用()方法。A 置最小数B 反馈复位C 反馈预置D 时钟禁止

考题 单选题电路中各触发器状态改变有先有后是异步的,用它作成的计数器是()。A 同步计数器B 异步计数器C 二进制计数器D 四进制计数器

考题 单选题A 同步256进制计数器B 同步240进制计数器C 同步208进制计数器D 同步200进制计数器

考题 多选题根据计数器中各触发器状态更新的情况不同,将计数器分为()两种类型。A可逆计数器B循环计数器C同步计数器D异步计数器

考题 多选题74LS160是()。A同步计数器B异步计数器C十进制计数器D二进制计数器