网友您好, 请在下方输入框内输入要搜索的题目:
题目内容
(请给出正确答案)
一个能为VHDL综合器接受,并能作为一个独立的设计单元的完整的VHDL程序称为()。
A.设计输出
B.设计输入
C.设计实体
D.设计结构
参考答案和解析
C
更多 “一个能为VHDL综合器接受,并能作为一个独立的设计单元的完整的VHDL程序称为()。A.设计输出B.设计输入C.设计实体D.设计结构” 相关考题
考题
●硬件描述语言一般包括VHDL、Verilog、Superlog、SystemC等,在VHDL设计中,一个完整的设计单元应当包含5部分,下面不属于这5部分的是(32)。(32)A.实体B.结构体C.赋值D.配置
考题
问答题简答VHDL设计用FPGA实现的意义。
热门标签
最新试卷