网友您好， 请在下方输入框内输入要搜索的题目：

题目内容 （请给出正确答案）

设计一个同步七进制加法计数器需要选择（）个触发器。

A．7

B．6

C．3

D．2

参考答案和解析
3
更多 “设计一个同步七进制加法计数器需要选择（）个触发器。A．7B．6C．3D．2” 相关考题
考题 设计一个十进制计数器,需要的触发器个数至少为()。 A.2个B.4个C.6个D.10
查看答案
考题 设计一个6进制的同步计数器,需要几个触发器。() A.3B.4C.5D.6
查看答案
考题 构成一个7进制计数器需要3个触发器。()
查看答案
考题 设计一个十五进制计数器,最少需要触发器的个数是() A. 2个B. 4个C. 8个D. 15个
查看答案
考题 若希望采用触发器设计一个六进制同步计数器,故需要()个触发器。 A、3B、2C、6D、4
查看答案
考题 十二进制加法计数器需要_________个触发器构成。 A.8;B.16;C.4;D.3
查看答案
考题 构成一个7进制计数器需要三个触发器。() 此题为判断题(对，错)。
查看答案
考题 试用上升沿JK触发器构成同步3位二进制加法计数器,要求画出逻辑电路图。
查看答案
考题 A.同步二进制加法计数器 B.同步四进制加法计数器 C.同步三进制计数器 D.同步三进制减法计数器
查看答案
考题 由JK触发器组成的应用电器如图所示，设触发器的初值都为0，经分析可知是一个： A.同步二进制加法计算器 B.同步四进制加法计算器 C.同步三进制加法计算器 D.同步三进制减法计算器
查看答案
考题 图示时序逻辑电路是一个（　　）。 附：触发器的逻辑状态表为： A、左移寄存器 B、右移寄存器 C、异步三位二进制加法计数器 D、同步六进制计数器
查看答案
考题 A.同步二进制加法计数器 B.同步二进制减法计数器 C.异步二进制减法计数器 D.异步二进制加法计数器
查看答案
考题 图所示逻辑电路，设触发器的初始状态均为0，当 时，该电路实现的逻辑功能是（　　）。 A．同步十进制加法计数器 B．同步八进制加法计数器 C．同步六进制加法计数器 D．同步三进制加法计数器
查看答案
考题 图示电路中，计数器74163构成电路的逻辑功能为（　　）。 A． 同步84进制加法计数 B． 同步73进制加法计数 C． 同步72进制加法计数 D． 同步32进制加法计数
查看答案
考题 图所示逻辑电路，设触发器的初始状态均为“0”。当RD＝1时，该电路的逻辑功能为（　　）。 A．同步八进制加法计数器 B．同步八进制减法计数器 C．同步六进制加法计数器 D．同步六进制减法计数器
查看答案
考题 图示的74LS161集成计数器构成的计数器电路和74LS290集成计数器构成的计数器电路是实现的逻辑功能依次是（　　）。 A． 九进制加法计数器，七进制加法计数器 B． 六进制加法计数器，十进制加法计数器 C． 九进制加法计数器，六进制加法计数器 D． 八进制加法计数器，七进制加法计数器
查看答案
考题 由JK触发器组成的应用电器如图所示，设触发器的初值都为Q，经分析可知是一个： A.同步二进制加法计算器 B.同步四进制加法计算器 C.同步三进制加法计算 D.同步三进制减法计算器
查看答案
考题 集成计数器74LS192是（）计数器。A、异步十进制加法B、同步十进制加法C、异步十进制减法D、同步十进制可逆
查看答案
考题 集成二--十进制计数器74LS90是（）计数器。A、异步二--五--十进制加法B、同步十进制加法C、异步十进制减法D、同步十进制可逆
查看答案
考题 用触发器设计一个同步十七进制计数器所需要的触发器数目是（）。A、2B、3C、4D、5
查看答案
考题 将Tˊ触发器一级一级地串联起来，就可以组成一个异步二进制加法计数器。
查看答案
考题 设计一个6进制的同步计数器，需要（）个触发器。A、3B、4C、5D、6
查看答案
考题 用二进制异步计数器从0做加法，计到十进制数178，则最少需要（）个触发器。A、2B、6C、7D、8E、10
查看答案
考题 构造一个同步模8计数器需要（）个触发器。
查看答案
考题 设计一个模65的同步计数器，至少需要（）个触发器。
查看答案
考题 构造一个十进制的异步加法计数器，需要多少个（）触发器。计数器的进位Cy的频率与计数器时钟脉冲CP的频率之间的关系是（）。
查看答案
考题 用二进制异步计数器从0做加法，计到十进制数178，则最少需要（）个触发器。A、1B、6C、8D、10
查看答案
考题 单选题用二进制异步计数器从0做加法，计到十进制数178，则最少需要（）个触发器。A 1B 6C 8D 10
查看答案
热门标签
最新试卷