考题
一个五位的二进制加法计数器,由00000状态开始,问经过75个输入脉冲后,此计数器的状态为___。
考题
一个四位二进制加法计数器,初始状态为0000经过2015个时钟脉冲后,此计数器的状态为()
考题
试用上升沿JK触发器构成同步3位二进制加法计数器,要求画出逻辑电路图。
考题
A.同步二进制加法计数器
B.同步四进制加法计数器
C.同步三进制计数器
D.同步三进制减法计数器
考题
A.异步二进制计数器
B.同步三进制计数器
C.异步四进制计数器
D.同步五进制计数器
考题
图示时序逻辑电路是一个（ ）。
附：触发器的逻辑状态表为：
A、左移寄存器
B、右移寄存器
C、异步三位二进制加法计数器
D、同步六进制计数器
考题
A.同步二进制加法计数器
B.同步二进制减法计数器
C.异步二进制减法计数器
D.异步二进制加法计数器
考题
按各触发器的状态转换与CP的关系分类，计数器可为什么类型的计数器？( )A.加法、减法及加减可逆
B.同步和异步
C.二、十和M进制
考题
图所示逻辑电路，设触发器的初始状态均为0，当
时，该电路实现的逻辑功能是（ ）。
A．同步十进制加法计数器
B．同步八进制加法计数器
C．同步六进制加法计数器
D．同步三进制加法计数器
考题
集成计数器74LS192是（）计数器。A、异步十进制加法B、同步十进制加法C、异步十进制减法D、同步十进制可逆
考题
三位异步二进制加法计数器的输出状态为110，2个脉冲后输出为（）A、000B、001C、101D、111
考题
计数器的种类繁多，按编码可分为（）。A、加法计数器B、二进制计数器C、十进制计数器D、N进制计数器
考题
三位二进制异步加法计数器，第4个CP脉冲后，计数器状态为（）A、000B、010C、100D、101
考题
一异步三位二进制加法计数器，当第8个CP脉冲过后，计数器状态变为（）。A、000B、010C、110D、101
考题
集成二--十进制计数器74LS90是（）计数器。A、异步二--五--十进制加法B、同步十进制加法C、异步十进制减法D、同步十进制可逆
考题
集成计数器74LS161是（）计数器。A、二进制同步可预置B、二进制异步可预置C、二进制同步可清零D、二进制异步可清零
考题
计数器按计数工作方式分为（）。A、同步计数器和异步计数器B、二进制计数器和非二进制计数器C、加法计数器和减法计数器D、扭环形计数器和环形计数器
考题
电路中各触发器状态改变有先有后是异步的，用它作成的计数器是（）。A、同步计数器B、异步计数器C、二进制计数器D、四进制计数器
考题
一个异步三位二进制异步加法计数器，当第4个CP脉冲过后，计数器的状态变为（）A、000B、010C、100D、101
考题
同步二进制计数器的电路比异步二进制计数器复杂，所以实际应用中较少使用同步二进制计数器。
考题
按照计数器中各触发器状态更新的情况不同，可将计数器分为（）。A、同步计数器B、加法计数器C、减法计数器D、异步计数器
考题
一异步三位二进制加法计数器，当第8个CP脉冲后，计数器状态为（）。A、000B、010C、110D、101
考题
按各触发器的状态转换与时钟输入CP的关系分类，计数器可为（）计数器。A、同步和异步B、加计数和减计数C、二进制和十进制
考题
对于下降沿触发的异步二进制加法计数器，高位触发器的（）端应与低位的Q端相连。
考题
单选题三位异步二进制加法计数器的输出状态为110，2个脉冲后输出为（）A
000B
001C
101D
111
考题
单选题A
左移寄存器B
右移寄存器C
异步三位二进制加法计数器D
同步六进制计数器
考题
单选题按各触发器的状态转换与时钟输入CP的关系分类，计数器可为（）计数器。A
同步和异步B
加计数和减计数C
二进制和十进制
考题
多选题按照计数器中各触发器状态更新的情况不同，可将计数器分为（）。A同步计数器B加法计数器C减法计数器D异步计数器