考题
数字系统中,常用( )电路,将输入脉冲信号变为等幅等宽的脉冲信号
A.单稳态触发器B.施密特触发器C.集成定时器D.多谐振荡器
考题
一个五位的二进制加法计数器,由00000状态开始,问经过75个输入脉冲后,此计数器的状态为___。
考题
构成同步二进制计数器一般应选用的触发器是A、D触发器B、R-S触发器C、J-K触发器D、T触发器
考题
计算机中的记忆装置的基本单元是____。
A、寄存器B、触发器C、计数器D、累加器
考题
构成计数器的基本单元是()。
A.与非门B.或非门C.触发器
考题
构成一个7进制计数器需要三个触发器。()
此题为判断题(对，错)。
考题
计数器的模是指构成计数器的触发器的个数。()
此题为判断题(对，错)。
考题
构成计数器的基本电路是()。
A、与门B、或门C、非门D、触发器
考题
同步计数器是指（）的计数器。A.由同类型的触发器构成
B.各触发器时钟端连在一起，统一由系统时钟控制
C.可用前级的输出做后级触发器的时钟
D.可用后级的输出做前级触发器的时钟
考题
J-K触发器是组成计数器的理想记忆元件。()
考题
某计数器最大输入脉冲为30,组成该计数器需要（ ）个触发器。
A.2 B.3 C.4 D.5
考题
触发器（Trigger）是构成寄存器和（）的基本单元，是计算机的记忆细胞A、USBB、计数器C、硬盘D、软盘
考题
异步计数器的特点是（）A、异步计数器中的触发器没有一个共同的时钟脉冲B、异步计数器不需要时钟脉冲C、异步计数器的触发器共用一个时钟脉D、异步计数器只能做减法计数器
考题
同步计数器是指（）的计数器。 A、由同类型的触发器构成B、各触发器时钟端连在一起，统一由系统时钟控制C、可用前级的输出做后级触发器的时钟D、可用后极的输出做前级触发器的时钟
考题
预置8253的初值需要经过（）才可装入相应的计数器。A、一个输入脉冲（CLK）的上升沿之后。B、一个输入脉冲（CLK）的下降沿之后。C、一个输入脉冲（CLK）的上升沿和下降沿之后。
考题
构成计数器的基本单元是（）。A、与非门B、或非门C、触发器
考题
某计数器最大输入脉冲数为15，组成该计数器所需最少的触发器个数为（）。A、2B、3C、4D、15
考题
组合逻辑电路是由（）构成。A、门电路B、触发器C、门电路和触发器D、计数器
考题
数字系统中，常用（）电路．将输入脉冲信号变为等幅等宽的脉冲信号。A、施密特触发器B、单稳态触发器C、多谐振荡器D、集成定时器
考题
计数器可用触发器构成，（）JK触发器可以构成一个十进制计数器。A、2个B、4个C、5个D、10个
考题
用来（）输入脉冲数目的部件称为计数器。A、累计B、寄存C、累计和寄存D、记忆
考题
构成计数器的基本电路是（）。A、或非门B、与非门C、与或非门D、触发器
考题
填空题构成一个六进制计数器最少要采用（）位触发器，这时构成的电路有6个有效状态，2个无效状态。