网友您好， 请在下方输入框内输入要搜索的题目：

题目内容 （请给出正确答案）

假定有三个处理器，分别带有以下不同的cache：cache1：采用直接映射方式，块大小为1个字，指令和数据的缺失率分别为4%和6%；cache2：采用直接映射方式，块大小为4个字，指令和数据的缺失率分别为2%和4%；cache3：采用2-路组相联映射方式，块大小为4个字，指令和数据的缺失率分别为2%和3%。在这些处理器上运行相同的程序，该程序的CPI为2.0，其中有一半是访存指令。若缺失损失为（块大小+6）个时钟周期，处理器1和处理器2的时钟周期都为420ps，带有cache3的处理器3的时钟周期为450ps。请问：哪个处理器因cache缺失而引起的额外开销最大？哪个处理器执行速度最快？

参考答案

更多 “假定有三个处理器，分别带有以下不同的cache：cache1：采用直接映射方式，块大小为1个字，指令和数据的缺失率分别为4%和6%；cache2：采用直接映射方式，块大小为4个字，指令和数据的缺失率分别为2%和4%；cache3：采用2-路组相联映射方式，块大小为4个字，指令和数据的缺失率分别为2%和3%。在这些处理器上运行相同的程序，该程序的CPI为2.0，其中有一半是访存指令。若缺失损失为（块大小+6）个时钟周期，处理器1和处理器2的时钟周期都为420ps，带有cache3的处理器3的时钟周期为450ps。请问：哪个处理器因cache缺失而引起的额外开销最大？哪个处理器执行速度最快？” 相关考题
考题 下面是微处理器中有关Cache的叙述，其中错误的是A．从Pentium微处理器开始已经将其内部的L1 Cache分离为指令Cache和数据CacheB．Pentium Ⅱ的L2 Cache不在微处理器芯片内部C．Pentium 4微处理器的L1 Cache和L2 Cache均集成在处理器芯片内D．目前市场上销售的赛扬(Celeron)微处理器价格较低，因为芯片内部没有集成Cache
查看答案
考题 以下关于SMP的说法错误的是() A、SymmertricalMulti-Processor，对称式多处理器,采用总线结构的紧耦合多处理器系统B、对称是指机器中的每一个处理器的地位都是平等的，连在一起共享一个存储器C、SMP结构的机器可扩展性、可用性很好D、各处理器完全对称，拥有各自的Cache,通过总线监听实现Cache一致性
查看答案
考题 Pentium 4微处理器的L1 Cache包括两个部分，它们是指令Cache(ETC) Cache。
查看答案
考题 对Pentium 4微处理器的主频率、处理器总线的工作频率及L2 Cache的工作频率进行比较，频率最低的是【 】。
查看答案
考题 Pentium微处理器在突发式读周期传送第一个数据时，和(Cache Enable)信号的状态分别为A．0和0B．0和1C．1和0D．1和1
查看答案
考题 HP新发布的Itanium2处理器每双核最高L3cache是24MB,而IBMPOWERSystems服务器采用的POWER6处理器,每双核共享多少L3cache?() A.30MBB.32MBC.36MBD.40MB
查看答案
考题 微处理器的性能指票不包括()。 A 主频B 字长C 存取周期D Cache 容量
查看答案
考题 在处理器上的Cache是什么Cache()。 A.L1 CacheB.动态 CacheC.处理增加 CacheD.RAM CacheE.系统 Cache
查看答案
考题 关于华为T系列存储阵列cache镜像技术,以下描述不正确的是 () A. 存储设备双控制器都存在相同大小规格的CacheB. 主机读请求下发时，会分别从本端控制器的Cache及对端控制器的Cache中读取数据C. Cache镜像通道可采用FC SAS 或PCI-eD. 主机写请求下发时，会将这部分数据分别写到本段控制器的Cache及对端控制器的Cache
查看答案
考题 某32位总线处理器的Cache直接映射方式如下图所示，若Cache大小为16KB，每个Cache块为16字节，则Offset，Index和Tag所占的位数分别是（ ）。 A.4,10,18 B.4,12,16 C.5,10,17 D.5,12,15
查看答案
考题 目前处理器市场中存在CPU和DSP两种类型处理器，分别用于不同场景。这两种处理器具有不同的体系结构，DSP采用（ ）。 A.冯.诺伊曼结构 B.哈佛结构 C.FPGA结构 D.与CPU相同结构
查看答案
考题 什么叫执行轨迹Cache？Intel公司在哪种微处理器中首次采用该种Cache？
查看答案
考题 以太网上各处理器需要（）的IP地址A、可共享B、相同C、唯一D、三个不同
查看答案
考题 Cache命中时间往往会直接影响到处理器的时钟频率。
查看答案
考题 已知cache1采用直接映射方式，共16行，块大小为1个字，缺失损失为8个时钟周期；cache2也采用直接映射方式，共4行，块大小为4个字，缺失损失为11个时钟周期。假定开始时cache为空，采用字编址方式。要求找出一个访问地址序列，使得cache2具有更低的缺失率，但总的缺失损失反而比cache1大。
查看答案
考题 简述微处理器内部Cache的发展变化情况。
查看答案
考题 直接映像Cache和成组相联Cache的组成结构有什么不同？
查看答案
考题 解释Pentium微处理器的引脚信号CACHE和BRDY的定义。
查看答案
考题 将CPU集成在一块芯片上所形成的元器件称为（）。A、微处理器B、ROMC、CMOSD、Cache
查看答案
考题 关于华为T系列存储阵列cache镜像技术，以下描述不正确的是 （）A、存储设备双控制器都存在相同大小规格的CacheB、主机读请求下发时，会分别从本端控制器的Cache及对端控制器的Cache中读取数据C、Cache镜像通道可采用FC SAS 或PCI-eD、主机写请求下发时，会将这部分数据分别写到本段控制器的Cache及对端控制器的Cache
查看答案
考题 HP新发布的Itanium2处理器每双核最高L3 cache是24MB，而IBM POWER Systems服务器采用的POWER6处理器，每双核共享多少L3 cache？（）A、30MBB、32MBC、36MBD、40MB
查看答案
考题 在处理器上的Cache是什么Cache（）。A、L1 CacheB、动态 CacheC、处理增加 CacheD、RAM CacheE、系统 Cache
查看答案
考题 18称重处理器亦称18仪表、18数据采集处理器，它是整个计重子系统的中央控制处理器，它带有多个数字接口，分别连接秤台的称重模块、红外车辆分离模块﹑轮胎识别模块﹑收费计算机。
查看答案
考题 智能卡是带有微处理器的卡。
查看答案
考题 问答题假定有三个处理器，分别带有以下不同的cache：cache1：采用直接映射方式，块大小为1个字，指令和数据的缺失率分别为4%和6%；cache2：采用直接映射方式，块大小为4个字，指令和数据的缺失率分别为2%和4%；cache3：采用2-路组相联映射方式，块大小为4个字，指令和数据的缺失率分别为2%和3%。在这些处理器上运行相同的程序，该程序的CPI为2.0，其中有一半是访存指令。若缺失损失为（块大小+6）个时钟周期，处理器1和处理器2的时钟周期都为420ps，带有cache3的处理器3的时钟周期为450ps。请问：哪个处理器因cache缺失而引起的额外开销最大？哪个处理器执行速度最快？
查看答案
考题 问答题已知cache1采用直接映射方式，共16行，块大小为1个字，缺失损失为8个时钟周期；cache2也采用直接映射方式，共4行，块大小为4个字，缺失损失为11个时钟周期。假定开始时cache为空，采用字编址方式。要求找出一个访问地址序列，使得cache2具有更低的缺失率，但总的缺失损失反而比cache1大。
查看答案
考题 单选题在处理器上的Cache是什么Cache（）。A L1 CacheB 动态 CacheC 处理增加 CacheD RAM CacheE 系统 Cache
查看答案
考题 单选题关于华为T系列存储阵列cache镜像技术，以下描述不正确的是 （）A 存储设备双控制器都存在相同大小规格的CacheB 主机读请求下发时，会分别从本端控制器的Cache及对端控制器的Cache中读取数据C Cache镜像通道可采用FC SAS 或PCI-eD 主机写请求下发时，会将这部分数据分别写到本段控制器的Cache及对端控制器的Cache
查看答案
热门标签
最新试卷