网友您好， 请在下方输入框内输入要搜索的题目：
题目内容
（请给出正确答案）
用3个D触发器组成的电路如图7-67所示，触发器F0的输入端接+5V表明D0=1,那么，在第1个CP脉冲和第2个脉冲的上升沿过后分别是（）。
A.101和011 B.011和111 C.001和011 D.000和111
A.101和011 B.011和111 C.001和011 D.000和111
参考答案
参考解析
解析：正确答案是A。
提示：第一个脉冲到来前，信号X使F2和F0复位，F1置位，Q2Q1Q0=010。电路的状态方程是：D2=Q1，D1=Q0,D0=1.当第一个脉冲上升沿到来时，使Q2Q1Q0变为101。第二个脉冲上升沿到来时，使Q2Q1Q0变为011。
提示：第一个脉冲到来前，信号X使F2和F0复位，F1置位，Q2Q1Q0=010。电路的状态方程是：D2=Q1，D1=Q0,D0=1.当第一个脉冲上升沿到来时，使Q2Q1Q0变为101。第二个脉冲上升沿到来时，使Q2Q1Q0变为011。
更多 “用3个D触发器组成的电路如图7-67所示，触发器F0的输入端接+5V表明D0=1,那么，在第1个CP脉冲和第2个脉冲的上升沿过后分别是（）。 A.101和011 B.011和111 C.001和011 D.000和111” 相关考题
考题
由两个主从型JK触发器组成的逻辑电路如图a）所示，设Q1、Q2的初始态是00，已知输入信号A和脉冲信号CP的波形如图b）所示，当第二个CP脉冲作用后，Q1Q2将变为（ ）。
A．11
B．10
C．01
D．保持00不变
考题
由两个主从型JK触发器组成的逻辑电路如图a)所示，设Q1、Q2的初始态是0、0， 已知输入信号A和脉冲信号CP的波形，如图b)所示，当第二个CP脉冲作用后，Q1、Q2将变为：
A. 1、1
B. 1、0
C. 0、1
D.保持0、0不变
考题
图（a）所示电路中，时钟脉冲、复位信号及数模信号如图（b）所示，经分析可知，在第一个和第二个时钟脉冲的下降沿过后，输出Q先后等于（ ）。
附：触发器的逻辑状态表为：
A、 00
B、 01
C、 10
D、 11
考题
由两个主从型JK触发器组成的电路如图（a）所示，设Q1、Q2的初始态是00，已知输入信号A和脉冲信号CP的波形，如图（b）所示，当第一个CP脉冲作用后，输出将为（ ）。
A．00
B．01
C．10
D．11
考题
CMOS集成施密特触发器组成的电路如图（a）所示，该施密特触发器的电压传输特性曲线如图（b）所示，该电路的功能为（ ）。
A． 双稳态触发器
B． 单稳态触发器
C． 多谐振荡器
D． 三角波发生器
考题
下列说法不正确的是( )。A.JK触发器是在CP脉冲下降沿触发，触发后的触发器状态取决于CP脉冲下降沿前一刻的J、K值，服从JK触发器的真值表或特性方程
B.
C.JK触发器和D触发器可以转换为T触发器
D.T触发器当输入端T=O时，每来一个CP脉冲触发，触发器的状态就改变一次
考题
用3个D触发器组成的电路如图7-66所示，设Q2Q1Q0的初始状态为000,触发器F0的输入端接+5V表明D0=1,那么，在第1个CP脉冲和第2个脉冲的上升沿过后Q2Q1Q0分别是（）。
A.010和O11 B.010和001
C.001和O11 D.000和111
考题
由D、JK触发器组成的逻辑电路如图7-68所示，Q1、Q2的初始状态为00,D=1,当第一个脉冲和第二个脉冲作用后，Q1、Q2分别变为（）
A.01和11 B.10和11 C.00和11 D.11和11
考题
用3个D触发器组成的电路如图7-68所示，设Q2Q1Q0的初始状态为000，触发器F0的输入端接+5V表明D0=1，那么，在第1个CP脉冲和第2个脉冲的上升沿过后Q2Q1Q0分别是（）。A、010和011B、010和001C、001和011D、000和111
考题
用3个D触发器组成的电路如图7-69所示，触发器F0的输入端接+5V表明D0=1，那么，在第1个CP脉冲和第2个脉冲的上升沿过后Q2Q1Q0分别是（）。A、101和011B、011和111C、001和011D、000和111
考题
单选题用3个D触发器组成的电路如图7-69所示，触发器F0的输入端接+5V表明D0=1，那么，在第1个CP脉冲和第2个脉冲的上升沿过后Q2Q1Q0分别是（）。A
101和011B
011和111C
001和011D
000和111
考题
单选题主从JK触发器Q的状态是在时钟脉冲CP（）发生变化。A
上升沿B
下降沿C
高电平D
低电平
热门标签
最新试卷