网友您好， 请在下方输入框内输入要搜索的题目：

题目内容 （请给出正确答案）

对于浮点加法器而言，可以把浮点加法的全过程分解成求阶差、（）、（）和规格化4个子过程。

参考答案

更多 “对于浮点加法器而言，可以把浮点加法的全过程分解成求阶差、（）、（）和规格化4个子过程。” 相关考题
考题 浮点加减运算的运算步骤有哪些() A、对阶B、求和C、规格化D、舍入E、溢出判断
查看答案
考题 ● 浮点数的一般表示形式为N＝2E×F，其中E为阶码，F为尾数。以下关于浮点表示的叙述中，错误的是（3）。两个浮点数进行相加运算，应首先（4）。（3）A. 阶码的长度决定浮点表示的范围，尾数的长度决定浮点表示的精度B. 工业标准IEEE754浮点数格式中阶码采用移码、尾数采用原码表示C. 规格化指的是阶码采用移码、尾数采用补码D. 规格化表示要求将尾数的绝对值限定在区间[0.5, 1)（4）A. 将较大的数进行规格化处理B. 将较小的数进行规格化处理C. 将这两个数的尾数相加D. 统一这两个数的阶码
查看答案
考题 浮点数的绝对值已在规格化浮点数分辨率之下,被称为阶码下溢。() 此题为判断题(对，错)。
查看答案
考题 浮点数的绝对值已在规格化浮点数分辨率之下,被称为阶码上溢。() 此题为判断题(对，错)。
查看答案
考题 两个非零规格化浮点数进行加减运算,需要5个步骤完成,顺序是() A、求和/差、舍入、规格化、对阶、溢出判断B、对阶、求和/差、规格化、舍入、溢出判断C、求和/差、溢出判断、舍入、规格化、对阶D、规格化、对阶、求和/差、舍入、溢出判断
查看答案
考题 在某字长为8的机器中浮点数的格式为：阶符1位，阶码2位(补码)，尾符1位，尾数4位(原码)，-0.000875的规格化浮点数为______。A．10111110B．01110001C．11110010D．00101110
查看答案
考题 浮点数的一般表示形式为N=2E×F，其中E为阶码，F为尾数。以下关于浮点表示的叙述中，错误的是( )。两个浮点数进行相加运算，应首先( )。A．阶码的长度决定浮点表示的范围，尾数的长度决定浮点表示的精度B．工业标准IEEE754浮点数格式中阶码采用移码、尾数采用原码表示C．规格化指的是阶码采用移码、尾数采用补码D．规格化表示要求将尾数的绝对值限定在区间[O．5，1)
查看答案
考题 ● 浮点数加、减运算过程一般包括对阶、尾数运算、规格化、舍入和判溢出等步骤。设浮点数的阶码和尾数均采用补码表示，且位数分别为5位和7位（均含2位符号位）。若有两个数X=27×29/32,Y=25×5/8,则用浮点加法计算X+Y的最终结果是（）。（）A.00111 1100010 B.00111 0100010 C.01000 0010001 D.发生溢出
查看答案
考题 R4000的浮点部件由一个浮点除法器、一个浮点乘法器和一个()组成。 A.浮点加法器B.浮点减法器
查看答案
考题 写出浮点加减运算步骤,并说明为什么要浮点数规格化。 现有浮点数格式如下：1位阶符，6位阶码，1位数符，8位尾数，请写出浮点数所能表示的范围（只考虑正数值）。
查看答案
考题 计算机内采用规格化浮点数表示，阶码用移码表示(最高位代表符号位)，尾数用原码表示。(1)表示不是规格化浮点数。 阶码 尾数A．1111111 1.1000......00B．0011111 1.0111......01C．1000001 0.1111......01D．0111111 0.1000......10
查看答案
考题 浮点数加法中，首先必须对阶，使二数阶码相等，才能进行加法运算，对阶时要求(5)，尾数相加后还需对尾数进行规格化、含入等处理，才能得到运算结果。如果判断浮点加法结果溢出，可判断(6)。A．大阶变成小阶B．小阶变成大阶C．尾数是规格化数D．不须改变阶的大小
查看答案
考题 下列是关于浮点数的说法：①浮点数编码方式不但扩大了数值的表示范围，而且也增加了数据表示的数量。②IEEE754是关于浮点数定义和规格化的工业标准，制定这一标准的目的是提高浮点数的运算速度和精度。③IEEE754标准中求移码的偏移量跟求普通移码所采用的偏移量相差1。④在完整的最终的编码中，若阶码总编码位数为R(包括阶码符号位)，尾数总编码位数为w(包括符号位)，那么IEEE754标准下的规格化浮点数的最大负数为。其中，正确的说法有(35)。A．1B．2C．3D．4
查看答案
考题 在( )条件下，规格化浮点数尾数的最高数值为1。A．所有浮点数B．浮点数为正C．浮点数为负D．阶码以2为底的正数
查看答案
考题 一条SSE2浮点加法指令可以同时完成几对单精度浮点数的加法运算?A．1B．2C．4D．8
查看答案
考题 Pentium4微处理器用SSE2指令执行浮点加法运算时，最多可以完成几对双精度浮点数的加法操作? （ ）A．1B．2C．3D．4
查看答案
考题 浮点加法流水线划分为：求阶差、对阶、尾数相加、规格化4个流水级，其相应的每个流水线的操作时间是10μs、5μs、20μs、10μs，其最大吞吐率是(7)，若在理想情况下流水线连续执行n条浮点加法指令，其加速比是(8)。A．0.05×106/sB．0.5×106/sC．5×106/sD．5×106/s
查看答案
考题 浮点数加、减运算过程一般包括对阶、尾数运算、规格化、舍入和判溢出等步骤。设浮点数的阶码和尾数均采用补码表示，且位数分别为5和7位(均含2位符号位)。若有两个数x=27*29/32，y=25*5/8，则用浮点加法计算x+y的最终结果是()。A.001111100010 B.001110100010 C.010000010001 D.发生溢出
查看答案
考题 浮点数的一般表示形式为N=2E×F，其中E为阶码，F为尾数。以下关于浮点表示的叙述中，错误的是()。A.阶码的长度决定浮点表示的范围，尾数的长度决定浮点表示的精度 B.工业标准IEEE754浮点数格式中阶码采用移码、尾数采用原码表示 C.规格化指的是阶码采用移码、尾数采用补码 D.规格化表示要求将尾数的绝对值限定在区间[0.5，1)
查看答案
考题 对于浮点加法器而言，可以把浮点加法的全过程分解成（）、对阶、尾数相加和（）4个子过程。
查看答案
考题 浮点数进行左规格化时，（）；浮点数进行右规格化时，（）。
查看答案
考题 IntelATOM处理器在一个周期能同时处理（）A、两条浮点加法指令B、两条浮点乘法指令C、浮点加法和浮点乘法指令D、浮点除法和浮点乘法指令
查看答案
考题 填空题对于浮点加法器而言，可以把浮点加法的全过程分解成求阶差、（）、（）和规格化4个子过程。
查看答案
考题 填空题浮点数进行左规格化时，（）；浮点数进行右规格化时，（）。
查看答案
考题 单选题IntelATOM处理器在一个周期能同时处理（）A 两条浮点加法指令B 两条浮点乘法指令C 浮点加法和浮点乘法指令D 浮点除法和浮点乘法指令
查看答案
考题 单选题下列关于IEEE 754浮点数格式的叙述中，正确的是（　　）。A 尾数和阶码均用原码表示B 尾数用补码表示、阶码用原码表示C 只能表示规格化数D 可以表示规格化数和非规格化数
查看答案
考题 填空题对于浮点加法器而言，可以把浮点加法的全过程分解成（）、对阶、尾数相加和（）4个子过程。
查看答案
热门标签
最新试卷