网友您好， 请在下方输入框内输入要搜索的题目：
题目内容
（请给出正确答案）
Verilog代码后，首现针对代码建模进行仿真，并考虑电路的实现因素，该仿真环节叫做 。
参考答案和解析
(1)8线-3线优先编码器的Verilog代码: module Encoder8to3_bh( input EI, input [7:0] I, output reg [2:0] Y, output reg GS, E0 ); always @ (EI, I) begin if(EI==0) begin Y=3'd0; GS=0; EO=0; end else begin GS=1; EO=0; casex(I) 8'b1xxx_xxxx: Y=3'd7; 8'b01xx_xxxx: Y=3'd6; 8'b001x_xxxx: Y=3'd5; 8'b0001_xxxx: Y=3'd4; 8'b0000_1xxx: Y=3'd3; 8'b0000_01xx: Y=3'd2; 8'b0000_001x: Y=3'd1; 8'b0000_0001: Y=3'd0; default: begin Y=3'd0; GS=0, EO=1; end endcase end end endmodule 2. 调用上述模块构成的16线-4线优先编码器 module Encoder16to4_bh( input EI1, input [15:0] A, output [3:0] L, output GS, EO0 ); wire EO1, EI0, GS1, GS0; wire [2:0] Y0, Y1; Encoder8to3_bh EU0(.EI(EI0), .I(A[7:0]), .Y(Y0), .GS(GS0), .EO(EO0)); Encoder8to3_bh EU1(.EI(EI1), .I(A[15:8]), .Y(Y1), .GS(GS1), .EO(EO1)); or G0(L[0], Y0[0], Y1[0]), G1(L[1], Y0[1], Y1[1]), G2(L[2], Y0[2], Y1[2]), G3(GS, GS1, GS0); assign EI0=EO1; assign L[3]=GS1; endmodule
更多 “Verilog代码后，首现针对代码建模进行仿真，并考虑电路的实现因素，该仿真环节叫做 。” 相关考题
考题
IDEF（Integration Definition Method，集成定义方法）是一系列建模、分析和仿真方法的统称，每套方法都是通过建模来获得某种特定类型的信息。其中，IDEF0可以进行（请作答此空）建模；IDEF1可以进行（ ）建模；（ ）可以进行面向对象设计建模。A.仿真
B.信息
C.业务流程
D.组织结构
考题
IDEF (Integration definition method ，集成定义方法)是一系列建模、分析和仿真方法的统称，每套方法都是通过建模来获得某种特定类型的信息。其中， IDEF0 可以进行（24）建模; IDEF1 可以进行 （25）建模; （26）可以进行面向对象设计建模。A.仿真
B.信息
C.业务流程
D.组织结构
考题
IDEF (Integration definition method ，集成定义方法)是一系列建模、分析和仿真方法的统称，每套方法都是通过建模来获得某种特定类型的信息。其中， IDEF0 可以进行（ ）建模; IDEF1 可以进行 （请作答此空）建模; （请作答此空）可以进行面向对象设计建模。A.仿真
B.信息
C.业务流程
D.组织结构
考题
Verilog语言与C语言的区别，不正确的描述是（）A、Verilog语言可实现并行计算，C语言只是串行计算；B、Verilog语言可以描述电路结构，C语言仅仅描述算法；C、Verilog语言源于C语言，包括它的逻辑和延迟；D、Verilog语言可以编写测试向量进行仿真和测试。
考题
MSTP是以（）为颗粒的时隙交叉，数据业务的传输通过（）来实现；PTN是以（）为颗粒的包交换，TDM业务的承载是通过（）处理来实现。A、数据包、EOS处理、VC4/VC12、电路仿真；B、VC4/VC12、EOS处理、数据包、电路仿真；C、数据包、电路仿真、VC4/VC12、EOS处理；D、VC4/VC12、电路仿真、数据包、EOS处理。
考题
单选题Simulink仿真模型在文件上是扩展名为（）的ASCII代码。A
.mdlB
.xmlC
.docD
.txt
热门标签
最新试卷