网友您好， 请在下方输入框内输入要搜索的题目：
题目内容
（请给出正确答案）
根据I2C串行总线协议的规定，SCL为高电平期间，SDA线由高电平向低电平的变化表示起始信号；SCL为高电平期间，SDA线由低电平向高电平的变化表示终止信号。
参考答案和解析
对
更多 “根据I2C串行总线协议的规定，SCL为高电平期间，SDA线由高电平向低电平的变化表示起始信号；SCL为高电平期间，SDA线由低电平向高电平的变化表示终止信号。” 相关考题
考题
80386有4个总线周期定义信号，分别为W/R、D/C、M/IO和LOCK;其中前3个是主要的总线周期定义信号在存储器数据读取周期，各总线周期定义信号为( )。A．W/R=L低电平，D/C=H高电平，M/IO=H高电平B．W/R=L低电平，D/C=H高电平，M/IO=L低电平C．W/R=H高电平，D/C=L低电平，M/IO=H高电平D．W/R=L低电平，D/C=L低电平，M/IO=H高电平
考题
8086微处理器在最小模式下执行输出操作时，下列哪一个选项所描述的状态是正确的?______A．RD低电平，WR高电平，M／IO高电平B．RD高电平，WR低电平，M／IO高电平C．RD低电平，WR高电平，M／IO低电平D．RD高电平，WR低电平，M／IO低电平
考题
8086微处理器在最小模式下执行输出操作叫，下列( )所描述的状态是正确的。A．RD低电平，WR高电平，M/IO高电平B．RD高电平，WR低电平，M/lO高电平C．RD低电子，WR高电平，M/IO低电平D．RD高电平，WR低电平，M/IO低电平
考题
80386有4个总线周期定义信号分别为W/R、D/C、M/IO和LOCK，其中前3个是主要的总线周期定义信号，在I/O写周期，各总线周期定义信号为( )。A．W/R=H低电子，D/C=H高电平，M/IO=H高电平B．W/R=L低电平，D/C=H高电平，M/IO=L低电子C．W/R=H高电平，D/C=H低电平，M/IO=L高电平D．W/R=H低电平，D/C=L低电平，M/IO=H高电平
考题
BHE信号和A0合起来表示当前在总线上出现的从偶地址单元或端口读一个字节的正确序列为：（）。A.BHE为低电平，A0为低电平
B.BHE为低电平，A0为高电平
C.BHE为高电平，A0为低电平
D.BHE为高电平，A0为高电平
考题
INTEL 8088 CPU可以访问的存储器空间可达1M，使用的地址信号线为A19～A0，CPU执行一次存储器读操作时，有效控制信号是（）。A、RD低电平，WR三态，M/IO低电平B、RD三态，WR低电平，M/IO高电平C、RD低电平，WR高电平，M/IO高电平D、RD高电平，WR低电平，M/IO高电平
考题
“错误！未找到引用源”信号和AO合起来表示当前在总线上出现的从偶地址单元或端口读一个字节的正确序列为（）。A、“错误！未找到引用源”为低电平，AO为低电平B、“错误！未找到引用源”为低电平，AO为高电平C、“错误！未找到引用源”为高电平，AO为低电平D、“错误！未找到引用源”为高电平，AO为高电平
考题
I2C总线传输数据时，SDA线上高电平或低电平允许变化时，SCL时钟线信号是（）A、SCL时钟线信号为高电平期间B、SCL时钟线信号为低电平期间C、SCL时钟线信号电平无要求D、SCL时钟线信号高低电平与SDA线上高地电平同步
考题
51单片机执行MOVX写指令时，相关的信号状态是（）。A、PSEN无效为低电平，WR有效为低电平B、PSEN无效为高电平，WR有效为低电平C、PSEN有效为低电平，WR无效为高电平D、PSEN有效为高电平，WR无效为高电平
考题
下列关于开关门信号理解描述正确的是（）。A、按下开门按钮，检测到“开门列车线”信号从低电平跳变到高电平，且保持高电平状态100ms以上，认为“开门列车线”信号有效B、如果在开门过程（中），在满足开门的条件下，“开门列车线”信号从高电平跳变为低电平，门将停止动作C、按下检关门按钮，测到“关门列车线”信号从低电平跳变到高电平，且保持高电平状态200ms以上，认为“关门列车线”信号有效D、如果在关门过程（中），在满足“允许关门列车线关门”条件下，“关门列车线”信号从高电平跳变为低电平，门仍然会关闭到关到位位置
考题
JT－C车载设备主机提供过绝缘节信息JY，载频为：750Hz、850Hz时JY信息为；载频为1700Hz、2000Hz时JY信息为；以下哪种组合满足题目要求（）。A、高电平，低电平B、高电平，高电平C、低电平，高电平D、低电平，低电平
考题
单选题供电电压相同时，CMOS电路与TTL电路输出的高电平与低电平的情况为（）A
CMOS的输出高电平比TTL的输出高电平高，低电平比TTL输出的低电平低B
CMOS的输出高电平比TTL的输出高电平高，低电平比TTL输出的低电平高C
CMOS的输出高电平比TTL的输出高电平低，低电平比TTL输出的低电平低D
CMOS的输出高电平比TTL的输出高电平低，低电平比TTL输出的低电平高
考题
填空题以“0”表示高电平，以“1”表示低电平，为（）逻辑。
热门标签
最新试卷