网友您好， 请在下方输入框内输入要搜索的题目：
题目内容
（请给出正确答案）
1. 同步复位和异步复位有何区别？在Verilog描述中有何区别？ 2. 在使用Verilog描述电路时，如果某个always块中的敏感信号列表写的不完全，会有什么后果？为什么？ 3. 描述组合逻辑和触发器的always块的敏感信号表有什么区别？
参考答案和解析
答: 异步复位是指在复位信号有效时,系统立即进行复位,而不管时钟信号的状态,在用Verilog HDL的always块描述异步复位时,always块中的敏感信号列表必须包括复位信号,如always@(posedge clk or posedge reset)。 同步复位是指在复位信号和时钟信号同时有效时,系统才进行复位。在用Verilog HDL的always块描述同步复位时,always块中的敏感信号列表不包含复位信号。
更多 “1. 同步复位和异步复位有何区别？在Verilog描述中有何区别？ 2. 在使用Verilog描述电路时，如果某个always块中的敏感信号列表写的不完全，会有什么后果？为什么？ 3. 描述组合逻辑和触发器的always块的敏感信号表有什么区别？” 相关考题
考题
写异步D触发器的verilog module。(扬智电子笔试) module dff8(clk , reset, d, q); input clk;
写异步D触发器的verilog module。（扬智电子笔试）module dff8(clk , reset, d, q);ｉｎｐｕｔ clk;ｉｎｐｕｔ reset;ｉｎｐｕｔ [7:0] d;output [7:0] q;reg [7:0] q;always @ (posedge clk or posedge reset)if(reset)q = 0;elseq = d;endmodule
考题
图（a）所示电路中，复位信号及时钟脉冲信号如图（b）所示，经分析可知，在t1时刻，输出QJK和QD分别等于（ ）。
附：D触发器的逻辑状态表为：
JK触发器的逻辑状态表为：
A．00
B．01
C．10
D．11
考题
关于过程块以及过程赋值描述中，下列正确的是（）A、在过程赋值语句中表达式左边的信号一定是寄存器类型B、过程块中的语句一定是可综合的C、在过程块中，使用过程赋值语句给wire赋值不会产生错误D、过程块中时序控制的种类有简单延迟、边沿敏感和电平敏感
考题
Verilog语言与C语言的区别，不正确的描述是（）A、Verilog语言可实现并行计算，C语言只是串行计算；B、Verilog语言可以描述电路结构，C语言仅仅描述算法；C、Verilog语言源于C语言，包括它的逻辑和延迟；D、Verilog语言可以编写测试向量进行仿真和测试。
考题
问答题原位岩体的力学试验与岩块力学试验在本质上有何区别？岩体的变形性质与岩块相比有什么区别？
热门标签
最新试卷
