网友您好, 请在下方输入框内输入要搜索的题目:

题目内容 (请给出正确答案)

由于断路后电路的阻抗比正常运行时电路的阻抗小得多,故短路电流比正常运行时电流大几十倍甚至几百倍。


参考答案

更多 “由于断路后电路的阻抗比正常运行时电路的阻抗小得多,故短路电流比正常运行时电流大几十倍甚至几百倍。” 相关考题
考题 当电路出现短路故障时,电流增大,电压升高,电流电压之间的相位角变化,电路阻抗增大。() 此题为判断题(对,错)。

考题 变压器并联运行时负荷电流与其短路阻抗()A成正比B成反比C没有关系D成平方比

考题 两台变比相同,阻抗电压不等的变压器并列运行时,阻抗大的分担电流大,而阻抗小的分担电流小。

考题 发生串联谐振时()。A、电路的阻抗最小,电流最大B、电路的阻抗最大,电流最小C、电容,电感承受的电压最低

考题 由于短路后电路的阻抗比正常运行时电路的阻抗小得多,故短路电流比正常运行时的电流大几十倍甚至几百倍。

考题 串联谐振的特点有()A、电路呈纯电阻性B、阻抗等于电阻C、电路的阻抗最小,电流最大D、在电感和电容上可能产生比电源电压大很多倍的高电压

考题 串联谐振的特点是:()A、电路呈纯电阻性,端电压和总电流同相位B、电抗X等于零,阻抗Z等于电阻RC、在电感和电容上可能产生比电源电压大很多倍的高电压D、电路的阻抗最小、电流最大,因此串联谐振也称电流谐振

考题 有关电流表的使用描述中正确的是()。A、电流表并联在被测电路两端,内阻远小于被测电路的阻抗B、电流表并联在被测电路两端,内阻远大于被测电路的阻抗C、电流表串联在被测电路中,内阻远小于被测电路的阻抗D、电流表串联在被测电路中,内阻远大于被测电路的阻抗

考题 由于短路后电路的阻抗比正常运行时电路阻抗小,故短路电流比正常运行时的电流大几倍甚至几十倍。

考题 并联谐振时,()。A、总电流最小,电路的总阻抗最大,且呈感性。B、总电流最大,电路的总阻抗最小,且呈阻性。C、总电流最小,电路的总阻抗最大,且呈阻性。D、总电流最大,电路的总阻抗最小,且呈感性。

考题 并列变压器的输出电流与其短路阻抗百分比成正比。因此,并列变压器的短路阻抗百分比相差不宜超过10%。

考题 由于短路后电路的阻抗比正常运行时电路的阻抗小得多,故短路电流比正常运行时电流大几十倍甚至几百倍。

考题 串联谐振电路具有电路的阻抗(),电流()的特点。

考题 CMOS集成门电路的输入阻抗比TTL集成门电路高。

考题 高压断路器在正常运行时接通或开断电路的()A、空载电流B、负荷电流C、短路电流D、空载电流和负荷电流

考题 并联谐振的特点是:电路的总阻抗最小,即Z=R,电路中电流最大,在电感和电容上可能出现比电源电压高得多的电压。

考题 在出现串联谐振时,电路的感抗与容抗(),此时电路中阻抗最(),电流(),总阻抗()

考题 在大接地电流系统中,线路的相间电流速断保护比零序速断保护的范围大得多,这是因为线路的正序阻抗值比零序阻抗值小得多。

考题 综合比相阻抗继电器是利用 集成电路的积分比相器实现的

考题 CMOS集成门电路的输入阻抗比TTL门电路高。

考题 自耦变压器短路阻抗较小,所以短路电流比普通变压器大。

考题 由于短路后线路的阻抗比正常运行时线路的阻抗小,故短路电流比正常运行时的电流大几倍甚至几十倍。

考题 两台变比相同而阻抗电压不等的变压器并联运行时,阻抗大的分担电流大,而阻抗小的分担电流也小。

考题 短路电流周期分量ip是短路后电路阻抗突然减小很多倍,按欧姆定律应突然增大很多倍的电流。

考题 判断题两台变比相同,阻抗电压不等的变压器并列运行时,阻抗大的分担电流大,而阻抗小的分担电流小。A 对B 错

考题 判断题在大接地电流系统中,线路的相间电流速断保护比零序速断保护的范围大得多,这是因为线路的正序阻抗值比零序阻抗值小得多。A 对B 错

考题 单选题高压断路器在正常运行时接通或开断电路的()A 空载电流B 负荷电流C 短路电流D 空载电流和负荷电流