网友您好, 请在下方输入框内输入要搜索的题目:
题目内容
(请给出正确答案)
一个DRAM芯片的超单元被组织成一个4行4列的阵列,每个超单元都由8个DRAM单元组成,那么这个DRAM总共存储了()位信息
- A、16
- B、32
- C、64
- D、128
参考答案
更多 “一个DRAM芯片的超单元被组织成一个4行4列的阵列,每个超单元都由8个DRAM单元组成,那么这个DRAM总共存储了()位信息A、16B、32C、64D、128” 相关考题
考题
在报表系统中,下列有关区域的说法正确的是()
A.区域是由多个单元组成的一个长方形单元阵列B.最小的区域是一个单元,最大的区域可以包括整张报表的所有单元C.区域的范围是从起点单元到终点单元D.区域是二维的
考题
下面是有关DRAM和SRAM存储器芯片的叙述 Ⅰ.DRAM存储单元的结构比SRAM简单 Ⅱ.DRAM比SRAM成本高 Ⅲ.DRAM比SRAM速度快 Ⅳ.DRAM要刷新,SRAM不需刷新 其中正确的是A.Ⅰ和ⅡB.Ⅱ和ⅢC.Ⅲ和ⅣD.Ⅰ和Ⅳ
考题
下面是有关DRAM和SRAM存储器芯片的叙述:Ⅰ.DRAM存储单元的结构比SRAM简单Ⅱ.DRAM比SRAM成本高Ⅲ.DRAM比SRAM速度快Ⅳ.DRAM要刷新,SRAM不需刷新其中哪两个叙述是错误的?A.Ⅰ和ⅡB.Ⅱ和ⅢC.Ⅲ和ⅣD.Ⅰ和Ⅳ
考题
μPD424256的容量为256K×4bit,即芯片内部有256K个存储单元,每个存储单元可存储4位信息。下面关于μPD424256的叙述中,正确的是( )。A.芯片内部有256K个存储单元,因此芯片有18个地址引脚B.芯片的RAS和CAS选通信号主要用于DRAM的刷新C.芯片的数据线有4根,但为减少芯片的引脚数,它们与18个地址信号中的低4位地址线是分时复用的D.DRAM芯片中的存储单元除像μPD424256那样存储4位信息外,有的DRAM芯片中的存储单元存储1位信息,有些存储8位信息
考题
DRAM中的存储单元是以矩阵形式组织的,通过行地址和列地址经译码后访问矩阵中的某个存储单元。一个有9根地址线、行地址与列地址复用的DRAM芯片,能访问的存储单元数目是A.29个B.(29+29)个C.(29×29)个D.(9×9)个
考题
以下关于货币单元抽样的说法中,正确的有( )。
A.货币单元即是逻辑单元
B.货币单元为抽样单元
C.每个货币单元被选中的机会相等
D.货币单元起到一个类似钩子的作用,从而带出与之相关联的一个逻辑单元
考题
有一个64K×16位的存储器,由16K×1位的DRAM芯片(芯片内是128×128结构)构成,存储器读/写周期为500ns,试问: 1)需要多少片DRAM芯片? 2)采用异步刷新方式,如单元刷新间隔不超过2ms,则刷新信号周期是多少? 3)如果采用集中刷新方式,存储器刷新一遍最少用多少时间?
考题
以下关于随机访问存储器(RAM)说法错误的是()A、RAM分为静态RAM和动态RAM两类B、SRAM作为高速缓存存储器,既可以在CPU芯片上,也可以在片下C、DRAM将每个位存储在一个双稳态存储器单元里D、DRAM需要不断刷新
考题
单选题一个PV8单元下带一个RSP单元,两个单元的收敛比都为1:1,请回答PV8单元的用户板组数;RSP单元的用户板组数;PV8单元每个用户板组包含的HW的数量;RSP单元每个用户板组包含的HW的数量。请在以下答案中按顺序选择()。A
8,4,1,2B
4,4,2,2C
8,8,1,1D
4,8,2,1
考题
填空题对一个存储器芯片进行片选译码时,有一个高位系统地址信号没有参加译码,则该芯片的每个存储单元占有()个存储器地址。
热门标签
最新试卷