网友您好， 请在下方输入框内输入要搜索的题目：

题目内容 （请给出正确答案）

一个四体并行交叉存储器，每个模块容量是64K x 32位，存取周期为200ns。在一个存取周期中，存储器能向CPU提供（）位二进制信息。

A．32

B．64

C．128

D．256

参考答案和解析
在200ns内,存储器能向CPU提供128位二进制信息
更多 “一个四体并行交叉存储器，每个模块容量是64K x 32位，存取周期为200ns。在一个存取周期中，存储器能向CPU提供（）位二进制信息。A．32B．64C．128D．256” 相关考题
考题 存储器进行一次完整的读写操作所需的全部时间称为() A、存取时间B、存取周期C、CPU周期D、机器周期
查看答案
考题 采用八体并行低位交叉存储器，设每个体的存储容量为32K×16位，存取周期为400 ns，在下述说法中正确的是________。A．在400 ns内，存储器可向CPU提供27位二进制信息B．在100 ns内，每个体可向CPU提供27位二进制信息C．在400 ns内，存储器可向CPU提供28位二进制信息
查看答案
考题 和动态MOS存储器比较，双极性半导体存储器的性能是( )。A．集成度低，存取周期快，位平均功耗大B．集成度低，存取周期慢，位平均功耗小C．集成度高，存取周期快，位平均功耗小D．集成度高，存取周期慢，位平均功耗大
查看答案
考题 在CPU和主存间设置cache存储器主要是为了(14)。若使用基于数据内容进行访问的存储设备作为cache时，能更快决定是否命中。这种地址映射方法称为(15)映射。CPU向cache执行写操作时，可以同时写回主存储器或者仅当cache中该数据被淘汰时才写回主存储器，前者称为(16)，而后者称为(17)。若cache的存取速度是主存存取速度的10倍，且命中率可达到0.8，则CPU对该存储系统的平均存取周期为(18)T(T为主有的存取周期)。A．扩充主存容量B．解决CPU和主存的速度匹配C．提高可靠性D．增加CPU访问的并行度
查看答案
考题 从存储器中读出或向存储器写入一个信息所需的时间称为（ ）。A．等待时间B．存取周期C．查找时间D．寄存器
查看答案
考题 外存储器与内存储器相比，其特点是( )。A．存储容量大，存取速度快，断电不丢失信息B．存储容量大，存取速度慢，断电不丢失信息C．存储容量大，断电不丢失信息，信息无须调入即可被CPU访问D．存储容量大，断电会丢失信息，信息须调入内容才能被CPU访问
查看答案
考题 交叉存储器实质上是一种( )存储器，它能( )执行( )独立的读写操作。A．模块式，并行，多个B．模块式，串行，多个C．整体式，并行，一个D．整体式，串行，多个
查看答案
考题 用64K×8的RAM芯片和32K×16的ROM芯片设计一个256K×16的存储器，地址范围为00000H～3FFFFH，其中ROM的地址范围为10000H～1FFFFH，其余为RAM的地址。则地址线为(1)根，数据线为(2)根；ROM需要(3)片，RAM需要(4)片。CPU执行一段程序时，Cache完成存取的次数为5000次，主存完成存取的次数为200次。已知Cache的存取周期为40ns，主存的存取周期为160ns。其两级存储器的平均访问时间为(5)ns。A．18B．9C．16D．8
查看答案
考题 计算机中有cache存储器、主存、外存等多种存储器，用以保证其性能/价格比的优化。下列关于存储器的叙述中，错误的是A．主存容量通常比外存小，但存取速度较快B．主存的存取周期越长，存取速度就越快C．cache存储器大多已集成在CPU芯片中D．cache存储器直接供CPU存取数据，减少了CPU的等待时间
查看答案
考题 CPU和存储器进行信息交换的时候是以“位”为单位来存取的。（）此题为判断题(对，错)。
查看答案
考题 存储器进行一次完整的读/写操作所需的全部时间称为()。A.存取时间 B.存取周期 C.CPU周期 D.机器周期
查看答案
考题 一个四体并行的低位交叉编址存储器，每个存储体的存取周期为200ns，总线传输周期为50ns，则连续读取10个存储字需时()。A.2000ns B.600ns C.650ns D.300ns
查看答案
考题 设存储器容量为32字，字长64位，模块数m=4，存储周期T=200ns，数据总线宽度为64位，总线传送周期τ=50ns。用交叉方式进行组织，交叉存储器的带宽是()。
查看答案
考题 设存储器容量为32位，字长64位，模块数m=8，分别用顺序方式和交叉方式进行组织。若存储周期T = 200ns，数据总线宽度为64位，总线传送周期为50ns，则顺序存储器和交叉存储器带宽各是多少？
查看答案
考题 一个4体低位交叉的存储器，假设存储周期为T，CPU每隔1/4存取周期启动一个存储体，试问依次访问64个字需多少个存取周期？
查看答案
考题 某计算机系统r内存由Cache和主存构成，Cache的存取周期为45ns，主存的存取周期为200ns。已知在段给定的时间内，CPU共访问内存4500次，其中340次访问主存，问：【＊，★，2016考研解析，编号3.5.1】Cache-主存系统的效率是多少？
查看答案
考题 交叉存储器实际上是一种（）存储器，它能（）执行（）独立的读写操作。A、模块式；并行；多个B、模块式；串行；多个C、整体式；并行；一个D、整体式；串行；多个
查看答案
考题 双端口存储器和多模块交叉存储器属于并行存储器结构，其中前者采用（）并行技术，后者采用（）并行技术。
查看答案
考题 CPU和存储器进行信息交换的时候是以“位”为单位来存取的。
查看答案
考题 系统总线的一个存取周期最快为3个总线时钟周期，在一个总线周期中可以存取32位数据。若总线的时钟频率为8.33MHz，则总线的带宽为多少MB/s？
查看答案
考题 某计算机系统r内存由Cache和主存构成，Cache的存取周期为45ns，主存的存取周期为200ns。已知在段给定的时间内，CPU共访问内存4500次，其中340次访问主存，问：【＊，★，2016考研解析，编号3.5.1】CPU访问内存的平均访问时间是多少？
查看答案
考题 在存取一个存储器操作数时，段地址必须由（）提供。
查看答案
考题 单选题存储器进行一次完整的读写操作所需的全部时间称为（）A  存取时间B  存取周期C  CPU周期D  机器周期
查看答案
考题 单选题以下叙述中，正确的是（）。A 同一个CPU周期中，可以并行执行的微操作叫相容性微操作B 同一个CPU周期中，不可以并行执行的微操作叫相容性微操作C 同一个CPU周期中，可以并行执行的微操作叫相斥性微操作D 以上选项都不对
查看答案
考题 问答题一个4体低位交叉的存储器，假设存储周期为T，CPU每隔1/4存取周期启动一个存储体，试问依次访问64个字需多少个存取周期？
查看答案
考题 问答题系统总线的一个存取周期最快为3个总线时钟周期，在一个总线周期中可以存取32位数据。若总线的时钟频率为8.33MHz，则总线的带宽为多少MB/s？
查看答案
考题 单选题交叉存储器实际上是一种（）存储器，它能（）执行（）独立的读写操作。A 模块式；并行；多个B 模块式；串行；多个C 整体式；并行；一个D 整体式；串行；多个
查看答案
考题 问答题某计算机系统r内存由Cache和主存构成，Cache的存取周期为45ns，主存的存取周期为200ns。已知在段给定的时间内，CPU共访问内存4500次，其中340次访问主存，问：【＊，★，2016考研解析，编号3.5.1】CPU访问内存的平均访问时间是多少？
查看答案
热门标签
最新试卷