考题
JK触发器的输出与输入有关,和电路原状态无关。()
此题为判断题(对，错)。
考题
主从JK触发器电路中,主触发器合从触发器输出状态的翻转是同时进行的。()
此题为判断题(对，错)。
考题
欲使边沿 JK 触发器构成 T’触发器,则只要使()。
A.JK=01B.JK=11C.JK=10D.JK=00
考题
一个四位二进制加法计数器,初始状态为0000经过2015个时钟脉冲后,此计数器的状态为()
考题
构成同步二进制计数器一般应选用的触发器是A、D触发器B、R-S触发器C、J-K触发器D、T触发器
考题
十二进制加法计数器需要_________个触发器构成。
A.8;B.16;C.4;D.3
考题
选出下列电路中哪些可以用来构成计数器()。
A、全加器B、与非门C、JK触发器D、SRAM;
考题
试用上升沿D触发器构成异步3位二进制加法计数器,要求画出逻辑电路图,以及计数器输入时钟CLK与D触发器输出端Q2~Q0的波形图。
考题
试用上升沿JK触发器构成同步3位二进制加法计数器,要求画出逻辑电路图。
考题
用JK触发器搭12进制计数器，最少需要( )个JK触发器。A、12
B、6
C、4
D、3
考题
由8个JK触发器构成的二进制计数器，其计数范围是（）。
A.1~8 B.1~256 C.0—255 D.0—256
考题
下面所述器件中，（）不能用来构成二进制计数器。A、T触发器B、J－K触发器C、D触发器D、二极管稳压器
考题
四位异步二进制减法计数器，先清零，2个脉冲后输出状态为（）A、1110B、0010C、1011D、0001
考题
JK触发器是一种集成电路触发器，它通常用作寄存器，移位寄存器以及各类计数器等。
考题
凡具有两个稳定状态的器件都可构成二进制计数器。
考题
电路中各触发器状态改变有先有后是异步的，用它作成的计数器是（）。A、同步计数器B、异步计数器C、二进制计数器D、四进制计数器
考题
n个触发器构成的扭环计数器中，无效状态有（）个。A、nB、2nC、2n-1D、2n-2n
考题
什么是二进制计数器？用4个触发器组成的二进制计数器能计多少个数？
考题
主从JK触发器电路中，主触发器合从触发器输出状态的翻转是同时进行的。（）
考题
触发器有（）个稳定状态，它可以记录（）位二进制码，存储8位二进制信息需要（）个触发器。
考题
计数器可用触发器构成，（）JK触发器可以构成一个十进制计数器。A、2个B、4个C、5个D、10个
考题
异步二进制计数器基本计数单元是（）。A、T触发器B、计数触发器C、JK触发器D、D触发器E、RS触发器
考题
若使主从JK触发器的输出状态有1变为0，则应使（）。A、CP从1→0时，JK=01B、CP从1→0时，JK=11C、CP从0→1时，JK=01D、CP从0→1时，JK=10
考题
单选题如果异步二进制计数器的触发器个数为10个，则计数状态有（）种。A
20B
200C
1000D
1024
考题
单选题四位异步二进制减法计数器，先清零，2个脉冲后输出状态为（）A
1110B
0010C
1011D
0001
考题
填空题构成一个六进制计数器最少要采用（）位触发器，这时构成的电路有6个有效状态，2个无效状态。
考题
判断题使用3个触发器构成的计数器最多有8个有效状态。A
对B
错