网友您好， 请在下方输入框内输入要搜索的题目：

题目内容 （请给出正确答案）

4LS169为一个同步四位二进制可逆计数器，有下列()说法成立。

A.置输入信号UP/DN=0，则为加1计数;

B.置输入信号UP/DN=0，则为减1计数;

C.Rco仅为进位信号;

D.计数器不能用跳跃的方法实现任意模数的计数。

参考答案

更多 “ 4LS169为一个同步四位二进制可逆计数器，有下列()说法成立。A.置输入信号UP/DN=0，则为加1计数;B.置输入信号UP/DN=0，则为减1计数;C.Rco仅为进位信号;D.计数器不能用跳跃的方法实现任意模数的计数。 ” 相关考题
考题 74161集成芯片,是一个()的计数器。 A、同步置数B、异步清0C、异步置数D、同步清0E、四位二进制
查看答案
考题 74LS161是一个()的四位二进制加计数器。 A、同步清0，异步置数B、异步清0，同步置数C、同步清0，同步置数
查看答案
考题 二进制同步加法计数器74LS161可以用同步置数法或者异步清零法构成N进制计数器。在同步置数法中，用第N个状态产生置零信号；在异步清零法中，用第（）个状态产生清零信号。A．N-1B．NC．N+1D．N+2
查看答案
考题 设计一个8位二进制加法/减法计数器， clr为计数器同步复位端，clr＝0时，计数器清零，load是同步预置控制端，高电平有效。en为使能控制输入端，高电平时，计数器可进行加或减计数，up_down为加减控制端，up_down＝1加法计数，up_down＝0减法计数，clk为时钟端，data[7:0]为预置的数据端，q[7:0]为计数器的输出端。
查看答案
考题 二进制加法计数器是每输入一个时钟脉冲，计数器在原状态上加1；二进制减法计数器是每输入一个时钟脉冲，计数器在原状态上减1。
查看答案
考题 二进制同步加法计数器74LS161可以用同步置数法或者异步清零法构成N进制计数器。如在同步置数法中，用第N个状态产生置零信号；在异步清零法中，用第（）个状态产生清零信号。A．N-1B．NC．N+1D．N+2
查看答案
考题 在加计数器的复位输入R为0状态，加计数脉冲输入信号CU的（），如果计数器值CV小于允许的最大值 ，CV加1。
查看答案
考题 利用N进制计数器构成M（N＞M）进制计数器，同步置0法用于产生置0信号的状态是（）。A．SM-1　B．SM-2C．SM+1D．SM
查看答案
考题 一个四位二进制减法计数器状态为0000时，再输入一个计数脉冲，计数状态为1111，然后向高位发 信号。
查看答案
热门标签
最新试卷